Advanced Interconnect Engineering
Im Zeitalter von PCIe Gen 6, 112-Gbit/s-PAM4-Signalen und ultradichter AI-Hardware ist die gebohrte Via längst nicht mehr nur ein physisches Loch. Sie ist ein kritischer Hochfrequenz-Baustein der Übertragungsstrecke. APTPCB beseitigt komplexe Interconnect-Engpässe mit industriellen Bohrarchitekturen, ±50 μm Backdrilling-Genauigkeit, fehlerfreien 0,075-mm-UV-Laser-Microvias für Any-Layer-HDI und ±0,05 mm Präzision bei Press-Fit-Steckverbindern im Automotive-Bereich.
Signal Integrity Focus
Bei hochdichter Verdrahtung ist die Via oft die primäre Quelle von Impedanzdiskontinuitäten. Für Hardware-Architekten, die Tier-1-Data-Center-Systeme oder Aerospace-Radarsysteme entwickeln, reicht Standard-Mechanikbohren nicht aus. APTPCB behandelt Bohren als technisch ausgelegten Prozess mit dem klaren Ziel, die Return-Loss-Parameter Ihres Signals einzuhalten. Mit High-Speed-CNC-Spindeln von Schmoll und Hitachi stellen wir absolute Positionsgenauigkeit zu den inneren Kupferlagen sicher, dynamisch verifiziert durch 3D-X-Ray-Targeting-Systeme.
Impedanzdiskontinuitäten minimieren
Unser mechanisches Bohren bis 0,15 mm (6 mil) ist gezielt auf die aggressiven Harzsysteme abgestimmt, die in Low-Loss-Laminaten wie Megtron 6 und Rogers 4350B eingesetzt werden. Wir steuern Spanlast und Retract-Raten des Bohrers so, dass Glasfaserbrüche vermieden werden und damit direkt auch das Risiko von CAF-Ausfällen in ultradichten 0,4-mm-Pitch-BGA-Arrays sinkt.
High-Aspect-Ratio und Spezialwerkzeuge
Für dicke Backplanes bis 8,0 mm gewährleistet unsere validierte 15:1-Aspect-Ratio-Fähigkeit, dass jede plated through-hole in der Pulse-Reverse-Galvanik ausreichend Elektrolytaustausch erhält. Zusätzlich fertigen wir eng tolerierte Press-Fit-Bohrungen mit ±0,05 mm für gasdichte Automotive-ECU-Verbindungen sowie dichte Thermal-Via-Arrays, die gezielt Wärme aus SiC- und GaN-Leistungsbauteilen abführen.
Automatisierte Spindeloptimierung
Um in der Serienfertigung Kosten zu reduzieren, ohne Präzision einzubüßen, setzen unsere CAM-Ingenieure automatisierte Werkzeugpfad-Optimierung und strikte Hit-Count-Analysen ein, gekoppelt an die Abrasivität des Dielektrikums. So bleibt die Rauheit der Lochwand vom ersten Panel bis zum 10.000sten sicher innerhalb der IPC-6012-Class-3-Toleranzen.
Engineering Specifications
Unsere DFM-validierten Prozessparameter sind darauf ausgelegt, die Zuverlässigkeitsstandards von IATF 16949 Automotive und IPC Class 3 zu erfüllen.
| Parameter / Merkmal | Mechanisches CNC-Bohren | CO2-Laserablation | UV-Laserablation |
|---|---|---|---|
| Minimaler Via-Durchmesser | 0,15 mm (6 mil) | 0,10 mm (4 mil) | 0,075 mm (3 mil) |
| Maximaler Durchmesser | 6,35 mm (250 mil) | 0,20 mm (8 mil) | 0,15 mm (6 mil) |
| Positionsgenauigkeit (Target) | ±25 μm (±1 mil) | ±15 μm | ±10 μm (LDI Aligned) |
| Maximales Aspect Ratio | 15:1 (validierter Prozess) | 1:1 (pro Build-Up-Lage) | 1:1 (pro Build-Up-Lage) |
| Unterstützte Lochtypen | PTH, Blind, Buried, NPTH, Slots | Blind Microvia | Blind Microvia, Direct Cu |
| Z-Achsen-Tiefenkontrolle | ±50 μm (Backdrilling-Genauigkeit) | Natürliche Cu-Stop-Layer | Natürliche Cu-Stop-Layer |
| Unterstützte Dielektrika | FR-4, Rogers, Polyimid, MCPCB | Prepreg, RCC, organisch | Alle (einschließlich dünner Glasgewebe) |
| Spindel- / Pulsdynamik | Bis 200.000 RPM vakuumgekühlt | Hochenergetisch gepulstes Infrarot | Cold Ablation im UV-Spektrum |
| Strukturelle Kernanwendung | Primäres Signal- und Power-Routing | Standard-HDI (1+N+1) | Ultra-HDI / Any-Layer ELIC |
Das Ausreizen bestimmter Kombinationen, etwa 15:1 Aspect Ratio zusammen mit extrem dichter 0,15-mm-Mechanikbohrung, erfordert eine fortgeschrittene Kompensation von Materialschrumpfung. Bitte senden Sie Ihre ODB++- oder IPC-2581-Daten für eine kostenfreie Machbarkeitsprüfung.
HDI Laser Ablation
High-Density-Interconnect-Designs benötigen Microvias, die mit mechanischen Bohrern nicht herstellbar sind. APTPCB nutzt Dual-Beam-Laserstrategien als Fundament moderner Miniaturelektronik.
Hitachi-CO2-Laser arbeiten im infraroten Wellenlängenbereich von 9,4 bis 10,6 μm und sind deshalb besonders effizient beim Verdampfen organischer Dielektrika, während sie am darunterliegenden Kupferpad natürlich reflektiert werden. Dadurch entsteht eine ideale Stop-Layer für 1+N+1- und 2+N+2-Strukturen, und 0,10-mm-Microvias lassen sich problemlos erreichen.
UV-Laser arbeiten bei 355 nm und ermöglichen Cold Ablation, bei der sowohl Kupfer als auch glasverstärkte Dielektrika ohne thermische Belastung sauber verdampft werden. Dadurch ist Direct Laser Drilling durch die äußere Kupferfolie bis auf 0,075 mm möglich, was für gestapelte Microvias in Any-Layer-ELIC-Boards auf Smartphone-Niveau zwingend erforderlich ist.
Eine Laser-Microvia ist nur so zuverlässig wie ihre Verbindung zum Zielpad. Wir passen Pulsbreite und Fokusenergie dynamisch an das jeweilige Dielektrikum an und verifizieren die saubere Freilegung des Kupfers per hochauflösender Querschliffanalyse, bevor chemisch Kupfer abgeschieden wird.
Wenn in 3+N+3-Strukturen eine Microvia auf eine andere gesetzt wird, darf die untere Via nicht hohl bleiben. Unser VIPPO-Prozess füllt die untere Laservia vollständig mit leitfähigem Kupfer oder Epoxid, planarisiert die Oberfläche und versieht sie mit einer Kupferkappe, sodass eine mechanisch belastbare Startfläche für den nächsten Laser-Treffer entsteht.
Signal Integrity (SI)
Wenn ein Signal in einer 24-lagigen Leiterplatte von Layer 1 auf Layer 4 wechselt, wirkt der verbleibende galvanisierte Kupferzylinder wie eine hängende Antenne, also ein Via Stub. Bei Frequenzen oberhalb von 5 GHz oder Datenraten jenseits von 10 Gbit/s verursacht dieser Stub zerstörerische kapazitive Diskontinuitäten und hohen Return Loss, wodurch die Eye-Diagram-Integrität bei 112G-PAM4-Protokollen zerstört wird.
±50 μm Tiefengenauigkeit erreichen
Backdrilling entfernt diesen parasitären Stub physisch. Mit speziellen Schmoll-Spindeln, servogesteuert auf der Z-Achse und ausgestattet mit elektrischer Kontakterkennung, bohren wir von der Unterseite der Leiterplatte bis zur Zielsigallage. Unser Prozess gewährleistet eine Tiefengenauigkeit von ±50 μm, sodass der verbleibende Stub unter 200 μm bleibt. Jedes backdrillte Panel wird anschließend per automatisierter 3D-X-Ray-Metrologie geprüft, um den exakten Abstand zwischen Bohrendpunkt und kritischer Signallage zu verifizieren.
DFM-Regeln für High-Speed-Backdrilling
Backdrillte Löcher dürfen keine Through-Hole-Bauteilanschlüsse aufnehmen. Konstrukteure müssen ausreichenden Dielektrik-Abstand zwischen Signallage und Backdrill-Stop einplanen, und der Backdrill-Bohrer wird bewusst überdimensioniert, um den metallisierten Kupferzylinder vollständig auszuräumen. Unser Engineering-Team unterstützt Sie bei diesen Randbedingungen in Altium-, Cadence- und Mentor-Workflows.
Chemical Activation
Die intensive Reibung eines Bohrers bei 150.000 RPM schmilzt Epoxidharz innerhalb der FR-4-Matrix und verschmiert diesen geschmolzenen Kunststoff über die freigelegten Innenlagenkupferkanten. Bleibt dieser Harzschmierfilm unbehandelt, wirkt er als elektrischer Isolator und verursacht katastrophale Unterbrechungen im Via-Barrel. Desmearing ist für zuverlässige Interconnects unverzichtbar.
Alkalisches Permanganat für FR-4
Für Standard-Laminate auf organischer Basis nutzen wir eine konsequente dreistufige Linie mit alkalischem Permanganat. Der Prozess quillt das Harz an, entfernt den Schmierfilm chemisch und neutralisiert die Rückstände, während der Etch-Back auf 0,5 bis 1,0 mil kontrolliert wird. So entsteht ein robuster Anker für die nachfolgende chemische Kupferabscheidung.
Plasma-Desmear für PTFE / RF-Hochfrequenz
Hochfrequenzmaterialien von Rogers, Taconic und Syneon basieren stark auf PTFE und keramischen Füllstoffen. PTFE ist chemisch inert, deshalb bearbeiten wir solche Aufbauten in speziellen Vakuum-Plasma-Desmear-Kammern mit CF4 und O2, um den Schmierfilm zu veraschen und die Fluorpolymer-Oberfläche zu texturieren. Das ist essenziell für IPC-Class-3-Haftung der Plattierung in 5G-mmWave- und Aerospace-Radar-Boards.
Architectural Design
Die Wahl der richtigen Via-Technologie bestimmt Platinenkosten, Signalintegrität und die Komplexität der Lamination. Dies ist das Referenzwerk für fortgeschrittene Routing-Strategien.
| Via-Technologie | Strukturelle Definition | Primäre Verarbeitung | B2B-Engineering-Anwendungsfall |
|---|---|---|---|
| Through-Hole (PTH) | Dringt von oben bis unten durch und besitzt einen vollständigen Kupferzylinder | Mechanisches CNC-Bohren | Stromverteilung, Standard-Signalrouting, Through-Hole-Bauteile |
| Blind Via | Außenlage, die auf einer Innenlage endet | Mechanisches oder Laserbohren | High-Density-Fan-out und Rückgewinnung von Routing-Fläche |
| Buried Via | Vollständig zwischen Innenlagen eingeschlossen | Mechanisches Bohren auf Sublamination | Querung dichter interner Routing-Kanäle |
| Stacked Microvia | Mehrere Laservias, direkt übereinander aufgebaut | Laserablation + VIPPO | Extreme Dichte, 0,35-mm-BGA, Any-Layer ELIC |
| Staggered Microvia | Laservias auf aufeinanderfolgenden Lagen versetzt | Laserablation | Bessere Thermocycling-Zuverlässigkeit als gestapelte Strukturen |
| Skip Via | Laservia durchdringt zwei Dielektrik-Schichten | Hochenergetischer Laser | Schnelles Überbrücken einer Ground-Plane |
| Via-in-Pad (VIPPO) | Via befindet sich innerhalb eines SMD-Pads, wird gefüllt und plan galvanisiert | Mechanisches / Laserbohren + Planarisierung | Fine-Pitch-BGA-Breakout und Vermeidung von Solder-Wicking |
| Backdrilled Via (CDD) | PTH, bei dem der ungenutzte Kupferstub ausgebohrt wird | Z-Achsen-kontrolliertes Gegenbohren | 25G / 56G / 112G-SerDes-Kanäle |
| Thermal Via Array | Dichtes Raster galvanisierter Löcher unter einem Thermal Pad | Mechanisches CNC-Bohren | Wärmeabfuhr aus GaN- / SiC-Leistungs-ICs |
| Press-Fit Hole | PTH mit extrem enger Toleranz für kaltverschweißte Pins | CNC-Bohren + enge Plattierungskontrolle | Automotive-Steckverbinder und Backplane-Header |
Die Kombination von Blind-, Buried- und Stacked-Microvias verwandelt eine Leiterplatte mit einfacher Lamination in einen komplexen Sequential-Lamination-Aufbau. Sprechen Sie mit unserem Engineering-Team, um Routing-Dichte, Fertigbarkeit und Kosten auszubalancieren.
Industry Sectors
Verschiedene Branchen verlangen unterschiedliche Standards für Via-Zuverlässigkeit. Wir passen Bohr-, Plattierungs- und Prüfprofile an die jeweilige Zertifizierung und Performance-Vorgabe an.
Hyperscale-Switches benötigen Leiterplatten mit über 30 Lagen und mehr als 50.000 Bohrtreffern. Backplanes mit hoher Lagenzahl sind auf Backdrilling mit ±50 μm und Plattierung mit hohem Aspect Ratio angewiesen, um die Signalintegrität auf langen Megtron-Kanälen zu erhalten.
Sicherheitskritische ECU setzen stark auf lötfreie Press-Fit-Steckverbinder. Wir fertigen diese Bohrungen mit einer Toleranz von ±0,05 mm und kombinieren sie mit Immersion-Tin- oder Immersion-Silver-Oberflächen für gasdichte Kaltverschweißung.
Flughardware verlangt absolute Via-Zuverlässigkeit. Jedes Produktionslos wird destruktiv gequerschliffen, um null Pull-Away, null Harzschmierfilm und eine normgerechte Kupferumhüllung in hochzuverlässigen Multilayer-Aufbauten nachzuweisen.
APTPCB Technical Whitepaper
Für technische Architekten und Lead-Hardware-Ingenieure reichen Standarddefinitionen von PCB nicht aus. Die folgenden Abschnitte liefern eine präzise technische Einordnung der Materialwissenschaft, Kinematik und elektromagnetischen Folgen des Bohrprozesses, wie er in der APTPCB-Fertigung umgesetzt wird.
Im digitalen High-Speed-Design ist eine plated through-hole nicht nur eine DC-Verbindung, sondern ein komplexes kapazitives und induktives Netzwerk. Wenn ein Signal von Layer 1 auf eine innere Stripline-Lage in einem dicken Backplane wechselt, wird der verbleibende untere Barrel zu einer nicht terminierten Übertragungsleitung, also einem Via Stub. Dieser Stub verhält sich wie ein Viertelwellen-Resonator und kann eine scharfe Nullstelle im Insertion-Loss-Profil erzeugen. Controlled-Depth-Backdrilling entfernt diese Resonanzstruktur und ist oberhalb von 25G, 56G und 112G häufig zwingend erforderlich.
CO2-Laser-Thermodynamik: Im Infrarotspektrum (~10,6 μm) überträgt der CO2-Laser thermische Energie auf die Molekülbindungen des Epoxidharzes, was zu rascher Verdampfung führt. Da Kupfer im IR-Spektrum stark reflektiert, wird die Laserenergie am inneren Target Pad zurückgeworfen und verhindert Schäden. Dieser inhärente „Stop-Mechanismus“ macht CO2-Laser extrem schnell und effizient für Standard-HDI mit 1+N+1. Allerdings ist der Spotdurchmesser eines CO2-Lasers durch Beugung begrenzt, sodass Via-Durchmesser unter 0,10 mm schwierig werden.
UV-Laser-Photochemie: UV-Laser im ultravioletten Spektrum (~355 nm) nutzen „Cold Ablation“. Die energiereichen Photonen brechen direkt die Molekülbindungen sowohl des dielektrischen Polymers als auch der Kupferfolie, ohne große thermische Gradienten zu erzeugen. Dadurch kann der UV-Laser direkt durch die äußere Kupferlage schneiden (Direct Laser Drilling, DLD), sodass kein photolithografischer Window-Opening-Schritt nötig ist. Zudem erlaubt die kurze Wellenlänge einen extrem kleinen Fokuspunkt, was makellose 0,075-mm-Microvias (3 mil) mit steilen Seitenwänden ermöglicht – unverzichtbar für 0,35-mm-Pitch-BGA-Fan-out in Any-Layer-ELIC-Konfigurationen.
Mechanisches Bohren verschmiert erweichtes Harz über freigelegte Innenlagenkupferflächen, und dieser Schmierfilm muss vor der Metallisierung entfernt werden. Standard-FR-4 reagiert gut auf alkalisches Permanganat, während PTFE und andere RF-Dielektrika eine Plasma-Aktivierung benötigen. Das ist besonders wichtig bei Hochfrequenz-PCB und mmWave-Designs, weil eine schlechte Vorbereitung der Lochwand die Haftung der Plattierung und die Langzeitzuverlässigkeit direkt beeinträchtigt.
PTFE-/Teflon-Laminate: Reines PTFE ist weich und stark anfällig für thermische Ausdehnung. Ist die Spindeldrehzahl (RPM) zu hoch oder die Vorschubrate (Infeed) zu niedrig, verweilt der Bohrer zu lange im Material und erzeugt lokale Hitze. Das PTFE schmilzt, verschmiert das Loch und erstarrt sofort wieder als glatte, chemisch inerte Barriere über den Innenlagen. Um katastrophales Verschmieren zu vermeiden, setzen wir spezielle „Peck Drilling“-Zyklen, reduzierte RPM-Profile und aggressive Spanlasten ein, damit das Material geschnitten und abgeführt wird, bevor sich Wärme aufbauen kann.
CAF-Wachstum (Conductive Anodic Filament) ist ein katastrophaler elektrochemischer Ausfallmodus, bei dem Kupferionen entlang der Epoxid-Glas-Grenzfläche von einer Hochspannungs-Anoden-Via zu einer Kathoden-Via wandern und schließlich einen internen Kurzschluss erzeugen. Mit steigender Packungsdichte schrumpft die „Web Thickness“, also der dielektrische Abstand zwischen zwei gebohrten Lochwänden, gefährlich nahe an 0,15 mm heran.
Der Bohrprozess ist der primäre mechanische Auslöser von CAF. Wird ein stumpfer Bohrer durch das Laminat gezwungen, bricht er die Silan-Bindung zwischen Glasfasergewebe und umgebendem Epoxidharz auf. Diese Mikrorisse erzeugen hohle Kapillarwege. Unter feuchten Betriebsbedingungen dringt Feuchtigkeit ein, löst Kupfersalze aus dem Plattierungsprozess und wandert dann unter DC-Bias weiter. APTPCB reduziert CAF mechanisch durch hochfrequente Spindel-Run-Out-Prüfungen (Total Indicator Reading, TIR < 10 μm), aggressive Vorschübe, die die Glasfaserbündel schneiden statt drücken, und den Einsatz hochwertiger CAF-resistenter High-Tg-Laminate mit speziellen Silan-Behandlungen.
Ein tiefes Loch zu bohren ist nur die halbe technische Herausforderung; die gleichmäßige Kupferabscheidung im Inneren vollendet erst die Interconnect-Struktur. Das Aspect Ratio (AR) ist das Verhältnis von Leiterplattendicke zu gebohrtem Lochdurchmesser. Ein 8,0 mm dickes Backplane mit einem 0,5 mm Loch besitzt ein AR von 16:1.
In einem Standard-DC-Galvanikbad konzentriert sich die elektrische Felddichte stark an den scharfen Kanten des Locheintritts – der sogenannte „Dog-Bone“-Effekt. Folglich wächst Kupfer an der Oberfläche schnell, im Zentrum des tiefen Barrels aber sehr langsam. In einem 15:1-Loch könnte DC-Galvanik 40 μm Kupfer an der Oberfläche abscheiden, jedoch nur 10 μm in der Mitte – zu wenig für IPC Class 3 und damit ein kritischer Schwachpunkt unter dem enormen thermischen Schock des Wellenlötens.
APTPCB überwindet die Grenzen der DC-Physik mit Pulse-Reverse-Electroplating. Die Gleichrichter geben einen Vorwärtspuls zur Kupferabscheidung und unmittelbar danach einen Rückwärtspuls mit hohem Strom zur anodischen Abtragung. Weil das elektrische Feld am Locheintritt am stärksten ist, trägt der Rückwärtspuls überschüssiges Kupfer bevorzugt an den Oberflächenkanten ab, während das tiefe Barrel weitgehend unberührt bleibt. Durch die kontinuierliche Wiederholung dieser Pulse-Reverse-Wellenform über mehrere Stunden „drücken“ wir Kupfer tief in die Via und erreichen hervorragende Throwing Power sowie eine gleichmäßige Kupfer-Barrel-Dicke von 20-25 μm von oben bis unten – selbst in extremen 15:1-Aerospace-Backplanes mit höchsten Zuverlässigkeitsanforderungen.
FAQ
Global Engineering Reach
Engineering-Teams weltweit verlassen sich auf APTPCB für Präzisionsbohren über das gesamte Spektrum an Via-Typen hinweg, vom schnellen Prototyp bis zur skalierenden Serienfertigung.
Data-Center-Boards mit über 30.000 Bohrtreffern, Controlled-Depth-Backdrilling mit ±50 μm für 112G-SerDes und Press-Fit-Bohrungen für Tier-1-Server-Backplane-Anwendungen.
Automotive-Press-Fit-Vias nach IATF 16949, Telekom-HDI-Microvias und Thermal-Via-Arrays für industrielle Heavy-Copper-Power-Boards in Motorantrieben.
Smartphone-Any-Layer-HDI mit UV-Laser-Microvias, 5G-mmWave-Antennenboards mit PTFE-Plasma-Desmear und Bohrtechnologien für Halbleitertestboards.
Defense-Aviionik mit IPC-Class-3-Vias hohen Aspect Ratios und LEO-Satellitenboards, die hochzuverlässiges PTFE-Bohren und Processing erfordern.
Teilen Sie APTPCB Ihre ODB++- oder Gerber-Daten mit. Unsere Technical Architects analysieren Via-Architektur, Aspect Ratios, Backdrilling-Toleranzen und Press-Fit-Spezifikationen und liefern innerhalb von 24 Stunden einen vollständigen DFM-Machbarkeitsbericht samt formellem Angebot.
