Rigid PCB · 4–32 Lagen
Starre Leiterplatten für Prototypen und Serie
APTPCB fertigt starre Leiterplatten auf Basis eines freigegebenen Datensatzes. Stack-up, Material, Kupferaufbau, Bohrbild, Impedanz und Nachweise werden vor Produktionsstart im DFM abgestimmt.
Sofortangebot anfordern
Welche starren Leiterplatten kann APTPCB fertigen?
Welcher starre Leiterplattenaufbau passt zum Projekt?
| Aufbau | Geeignet, wenn | Vor dem Layout-Freeze klären |
|---|---|---|
| Standard-Rigid / Multilayer | konventionelle PTH-Vias, moderate Routingdichte und ein kostenorientierter Serienaufbau ausreichen | Lagenbelegung, Enddicke, Kupfer, Bohrbild, Oberfläche und Panel |
| HDI / SBU | Fine-Pitch-Bauteile, hohe Routingdichte oder kurze Verbindungen Microvias und sequenzielle Laminierung erfordern | Build-up, Microvia-Typ, Capture-Pads, Via-in-Pad, Füllung und Laminierzyklen |
| High-Speed / kontrollierte Impedanz | definierte Übertragungsleitungen, geringe Verluste oder enge Timing- und Signalintegritätsbudgets vorliegen | Zielimpedanz, Toleranz, Bezugsebenen, Materialdaten, Kupferprofil, Coupon und TDR-Plan |
| RF / Mikrowelle | Dk, Df, Kupferrauheit, Phasenlage und HF-Verlust stärker gewichtet werden als ein Standard-FR-4-Kostenmodell | Materialtyp und -charge, Stack-up, Oberflächenfinish, Leitungstyp und Messstrategie |
| Dickkupfer / Leistung | Stromtragfähigkeit, Wärmeverteilung oder robuste Leistungsanschlüsse den Aufbau bestimmen | Stromprofil, fertige Kupferdicke, Leitergeometrie, thermische Übergänge, Enddicke und Montage |
Die Kategorien können kombiniert werden, sind aber nicht automatisch gemeinsam fertigbar. Die verbindliche Architektur entsteht erst aus Stack-up- und DFM-Freigabe.
DFM- und Stack-up-Freigabe statt isolierter Grenzwerte
Fertigungsrahmen für starre Leiterplatten
| Bereich | Planungsbasis | Verbindliche Freigabe |
|---|---|---|
| Starre Multilayer | veröffentlichter Bereich 4–32 Lagen | Lagenzahl zusammen mit Enddicke, Material, Kupfer und Prozessfolge |
| Stack-up und Material | FR-4- sowie projektbezogene High-Tg-, Low-Loss- oder HF-Systeme | exakter Materialtyp, Lieferfähigkeit, Dk/Df-Basis, Kupferfolie und Substitutionsregeln |
| Leitergeometrie | abhängig von Kupferaufbau, Lagenposition, Endkupfer und Ätzkompensation | Leiterbahn, Abstand, Pads, Kupfer-zu-Kante und lokale Dichte nach CAM-Review |
| Bohrungen und Vias | PTH, Blind/Buried Vias, Microvias und Via-in-Pad nach Architektur | Bohrdurchmesser, Aspect Ratio, Capture-Pad, Füllung, Kappe und Laminierfolge |
| Kontrollierte Impedanz | Single-Ended- und Differenzstrukturen mit freigegebenem Stack-up | Ziel, Toleranz, Geometrie, Bezugsebene, CAM-Rechte, Coupon, Stichprobe und TDR-Bericht |
| Kupfer und Leistung | Kupferaufbau wird aus Strom, Wärme, Geometrie und Enddicke abgeleitet | Innen-/Außenlagenkupfer, Galvanik, Leiterquerschnitt und thermische Übergänge |
| Mechanik und Oberfläche | Kontur, Nuten, Senkungen, Kantenkontakte, Lötstoppmaske und Endoberfläche nach Zeichnung | Maße, Toleranzen, Beschichtungsdicke, Maskenfreistellung und Verpackung |
| Prototyp bis Serie | Menge, Panelnutzung, Materialbeschaffung und Prüfaufwand bestimmen den Fertigungsweg | Preis und Termin erst nach vollständiger Daten-, DFM- und Auftragsfreigabe |
Kein Tabellenwert ersetzt die projektbezogene Fertigungsfreigabe. Kritische Kombinationen werden anhand des gesamten Builds bewertet.
Sechs Freigabepunkte vor Produktionsstart
| Freigabepunkt | Vor Produktionsstart geklärt | Ergebnis |
|---|---|---|
| 1. Datensatz und Revision | Gerber/ODB++/IPC-2581, NC Drill, Netzliste, Zeichnung und Readme tragen denselben Revisionsstand | eindeutiges freizugebendes Fertigungspaket |
| 2. Stack-up und Material | Lagenbelegung, Dielektrika, Kupfer, Enddicke, Materialtyp und Substitutionsgrenzen | freigegebener Stack-up mit dokumentierten Annahmen |
| 3. Bohr- und Via-Architektur | PTH, Blind/Buried Vias, Microvias, Füllung, Kappe, Backdrill und Toleranzen | herstellbare Bohrtabelle und Laminierfolge |
| 4. Elektrische Anforderungen | Netzliste, Impedanzziele, Bezugsebenen, Isolation, CAM-Anpassungsrechte und Couponregeln | abgestimmte elektrische Fertigungs- und Prüfbasis |
| 5. Mechanik und Panel | Kontur, Fräsen, Ritzen, Nuten, Senkungen, Kanten, Nutzengestaltung und kritische Maße | freigegebene Mechanik- und Panelzeichnung |
| 6. Prüf- und Dokumentationsplan | E-Test, AOI, Schliffbild, TDR, Maßbericht, Materialnachweise, CoC, Stichprobe und Berichtsformat | bestellbarer Nachweisumfang mit Akzeptanzgrenzen |
Was Preis und Lieferzeit wirklich beeinflusst
| Kostentreiber | Warum er wirkt | Wie Sie ihn früh steuern |
|---|---|---|
| Lagenzahl und Laminierzyklen | mehr Prozessschritte, Registrierung und Zwischenprüfungen erhöhen Aufwand und Risiko | Routingdichte und Via-Architektur vor dem Layout-Freeze vergleichen |
| Material und Stack-up | Speziallaminate, kontrollierte Dielektrika und enge Substitutionsregeln beeinflussen Beschaffung und Prozessfenster | elektrische Mindestanforderungen und freigegebene Alternativen angeben |
| Geometrie und Bohrbild | feine Strukturen, kleine Pads, hohe Aspect Ratios und viele Werkzeugwechsel reduzieren das Prozessfenster | kritische Regeln markieren und unnötige Extremwerte vermeiden |
| Kupfer und Oberfläche | dicker Kupferaufbau, spezielle Oberflächen und Kantenkontakte verändern Ätzung, Galvanik und Vorlauf | nur funktionsrelevante Dicken und Finish-Anforderungen spezifizieren |
| Panel, Menge und Liefermodell | Nutzenausbeute, Losgröße, Wiederholaufträge und Materialreservierung bestimmen Stückkosten | Jahresbedarf, Losaufteilung, Panelvorgaben und Forecast mitsenden |
| Prüfung und Dokumentation | zusätzliche Coupons, Schliffe, TDR, Berichte und Rückverfolgbarkeit benötigen Planung und Bearbeitung | Nachweise risikobasiert mit Stichprobe und Berichtsformat bestellen |
RFQ-Checkliste für starre Leiterplatten
| Eingabe | Benötigte Angaben | Warum sie wichtig ist |
|---|---|---|
| Fertigungsdaten | Gerber X2, ODB++ oder IPC-2581; NC-Bohrdaten und IPC-D-356-/andere Netzliste | verhindert Interpretationslücken zwischen Bilddaten, Bohrung und elektrischer Verbindung |
| Zeichnung und Revision | Fertigungszeichnung, Readme, eindeutige Teilenummer und Revisionskennung | legt Maße, Notizen, Sonderprozesse und freizugebenden Stand fest |
| Stack-up | Lagenzahl, Lagenfunktion, Enddicke, Kern-/Prepreg-Vorgaben und Kupfer je Lage | bestimmt Pressfolge, Registrierung, Impedanz und mechanische Eigenschaften |
| Material und Oberfläche | Materialtyp oder Mindestwerte, Substitutionsregeln, Lötstoppmaske, Endoberfläche und Kennzeichnung | verbindet elektrische, thermische, Löt- und Beschaffungsanforderungen |
| Bohr- und Via-Tabelle | PTH/NPTH, Blind/Buried Vias, Microvias, Füllung, Kappe, Backdrill, Nuten und Senkungen | definiert Bohrfolge, Metallisierung, Laminierzyklen und mechanische Bearbeitung |
| Impedanz und Isolation | Zielwerte, Toleranzen, Lagen, Bezugsebenen, Geometrie, Spannungsabstände, Coupon- und TDR-Bedarf | macht elektrische Anforderungen berechenbar, freigabefähig und prüfbar |
| Mechanik und Lieferung | Kontur, kritische Toleranzen, Panel, Vereinzelung, Verpackung und besondere Handhabung | vermeidet Montageprobleme und falsche Nutzengestaltung |
| Menge, Termin und Nachweise | Prototyp-/Serienmenge, Losaufteilung, Zieltermin, E-Test/AOI, Schliffbild, TDR, Maßbericht, Materialnachweise oder CoC | ermöglicht ein vergleichbares Angebot mit vollständigem Lieferumfang |
Kritische Anforderungen vor dem Layout-Freeze abstimmen
Häufige Fragen zu starren Leiterplatten
Was ist eine starre Leiterplatte?
Eine starre Leiterplatte nutzt ein formstabiles Basismaterial und behält ihre Geometrie im eingebauten Zustand. Je nach Schaltung kann sie als Standard-Rigid, Multilayer, HDI/SBU, impedanzkontrollierte High-Speed-Platine, RF-Aufbau oder Dickkupferausführung geplant werden.
Wie viele Lagen fertigt APTPCB bei starren Multilayern?
Der veröffentlichte Bereich für starre Mehrlagen-Leiterplatten umfasst 4–32 Lagen. Die konkrete Kombination aus Lagenzahl, Material, Kupferaufbau, Dicke, Bohrbild, Impedanz und Panel wird erst nach DFM-Prüfung verbindlich bestätigt.
Können minimale Leiterbahn, Bohrung und maximale Kupferdicke vorab garantiert werden?
Nein, isolierte Extremwerte sind keine belastbare Fertigungsfreigabe. Leiterbahn und Abstand, Bohr- und Padgeometrie, Kupferaufbau und Toleranzen hängen zusammen und werden anhand des vollständigen Stack-ups, Materials, Panels, der Stückzahl und des Prüfplans bewertet.
Wann ist HDI oder SBU statt eines Standard-Multilayers sinnvoll?
HDI oder SBU ist sinnvoll, wenn Bauteil-Pitch, Routingdichte oder Via-Tiefe mit konventionellen PTH-Vias nicht wirtschaftlich oder prozesssicher lösbar sind. Anzahl der Laminierzyklen, Microvia-Typ, Capture-Pads und Via-in-Pad-Ausführung müssen vor dem Layout-Freeze abgestimmt werden.
Wie wird kontrollierte Impedanz freigegeben und geprüft?
Für die Freigabe benötigen wir Zielimpedanz, Toleranz, Signallage, Bezugsebene, Leitergeometrie, Materialvorgaben und erlaubte CAM-Anpassungen. Coupons, TDR-Stichprobe, Grenzwerte und Berichtspflicht werden nur dann Lieferumfang, wenn sie im Auftrag festgelegt sind.
Welche Qualitätsnachweise können für starre Leiterplatten vereinbart werden?
Je nach Projektrisiko können netzlistenbasierter elektrischer Test, AOI, Schliffbild, TDR, Maßbericht, Materialnachweise, Losrückverfolgbarkeit oder ein CoC vereinbart werden. Prüfumfang, Stichprobe, Akzeptanzgrenzen und Berichtsformat müssen in Bestellung und Prüfplan stehen.
Welche Daten benötigt APTPCB für ein belastbares Angebot?
Senden Sie Gerber X2, ODB++ oder IPC-2581, NC-Bohrdaten, Netzliste, Fertigungszeichnung, Stack-up, Bohrtabelle, Material- und Oberflächenanforderungen, Impedanztabelle, Kontur und Toleranzen, Menge, Zieltermin sowie den gewünschten Prüf- und Dokumentationsumfang.
Wovon hängen Preis und Lieferzeit einer starren Leiterplatte ab?
Preis und Lieferzeit hängen vor allem von Lagenzahl und Laminierzyklen, Materialverfügbarkeit, Geometrie und Bohrbild, Kupfer und Oberfläche, Panelnutzung, Stückzahl sowie Prüf- und Dokumentationsumfang ab. Verbindliche Termine werden nach Daten- und DFM-Freigabe bestätigt.
Rigid-PCB-Anfrage technisch belastbar starten
Senden Sie Fertigungsdaten, Stack-up, Material-, Impedanz- und Prüfanforderungen. APTPCB bestätigt Machbarkeit, offene Freigaben und den angebotenen Nachweisumfang.