Ein CAN-Transceiver-PCB bildet die Bitübertragungsschicht, die logikpegelbasierte TX/RX-Signale in ein robustes Zweidraht-Differenzialsignal umsetzt. Das Design muss daher vorrangig als Problem der Signalintegrität und nicht als bloßer Bauteil-Footprint betrachtet werden.
Das Differenzialpaar zwischen Transceiver und Steckverbinder ist die häufigste Fehlerquelle: Asymmetrie, Impedanzsprünge und unterbrochene Rückstrompfade machen sich hier zuerst bemerkbar.
Schutzbauelemente – TVS-Dioden und Gleichtaktdrossel – müssen direkt im Signalpfad liegen, ohne die symmetrische Leitungsführung zu unterbrechen – dies ist gleichermaßen eine Layoutvorgabe wie eine BOM-Entscheidung.
CAN FD erweitert die Datenraten, wodurch bisher bei Classical CAN tolerierte Toleranzreserven zu echten Übertragungsfehlern führen.
Die Designprüfung muss sich auf die Platinenebene beschränken: Sie validiert das Platinenlayout, liefert jedoch keinen automatischen Nachweis der Buskonformität auf Gesamtsystemebene, garantierte EMV-Werte oder feste Systemleistungsdaten.

Kurzantwort Ein CAN-Transceiver-PCB muss primär gewährleisten, dass ein sauberes, symmetrisches Differenzialpaar vom Transceiver bis zum Steckverbinder geführt wird, während Schutzbeschaltung und Masseverbindung intakt bleiben. Die entscheidende Frage lautet nicht: „Stimmt der Schaltplan mit dem Datenblatt überein?“, sondern: „Hält das Differenzialpaar die vom Busstandard geforderte Differenzimpedanz bei durchgehendem Rückstrompfad ein, nachdem TVS-Dioden und Gleichtaktdrossel, Durchkontaktierungen und Steckverbinder platziert sind?“

Inhaltsverzeichnis

Was ein CAN-Transceiver-PCB leistet — und wo die Grenze der Bitübertragungsschicht liegt
Das Differenzialpaar steht im Mittelpunkt
Schutzbeschaltung ohne Beeinträchtigung der Signalpaargeometrie
Materialauswahl und Anforderungen an CAN FD
Prüfpunkte vor der Fertigungsfreigabe
Häufig gestellte Fragen (FAQ)
Weiterführende Referenzen
Autoren- und Revisionsinformationen

Was ein CAN-Transceiver-PCB leistet — und wo die Grenze der Bitübertragungsschicht liegt

CAN ist ein Kommunikationsprotokoll; die Leiterplatte ist das physikalische Medium, das dieses Protokoll gegenüber elektrischen Belastungen absichert. Ein CAN-Transceiver-PCB beherbergt die Schnittstelle der Bitübertragungsschicht zwischen dem Controller und dem Zweidrahtbus (CAN_H und CAN_L) und liegt auf der analogen Seite der Übertragungsstrecke. Diese Schnittstellengrenze definiert den sinnvollen Prüfumfang der Baugruppe.

Auf der einen Seite befindet sich die digitale Logik: Der Transceiver empfängt TX-Signale vom Controller und gibt RX zurück. Auf der anderen Seite liegt der differenzielle Bus, der über anspruchsvolle Verkabelungen, Steckverbinder und durch eine elektromagnetisch raue Industrieumgebung geführt wird. Die Aufgabe der Leiterplatte besteht darin, dieses Differenzsignal verzerrungsfrei zu übertragen, Gleichtaktstörungen zu unterdrücken und keine unzulässigen Störemissionen abzustrahlen. Die Platine ist somit ein aktives Glied der Signalkette und nicht bloß ein mechanischer Chipträger.

Diese klare Grenzziehung verhindert Fehlschlüsse beim Design-Review: Die Leiterplatte kann gezielt auf differenzielle Signalintegrität, kontinuierliche Rückstrompfade und korrekte Schutzkomponentenplatzierung geprüft werden. Sie kann jedoch für sich allein genommen weder die vollständige System-Buskonformität noch das EMV-Verhalten des Endgeräts garantieren, da diese entscheidend von der Kabelstrecke, der systemweiten Terminierung und den angeschlossenen Busteilnehmern abhängen. Weiterführende Grundlagen zum Hochfrequenzaufbau finden Sie unter High-Speed-PCB, sowie für konkrete Einsatzbereiche unter Automotive-Elektronik-PCB und Industriesteuerungs-PCB.

Das Differenzialpaar steht im Mittelpunkt

Die Zuverlässigkeit eines CAN-Transceiver-PCBs hängt an einer zentralen Leitungsstruktur: dem CAN_H / CAN_L Differenzialpaar. Führen Sie die beiden Leiterbahnen als eng gekoppeltes, symmetrisches Paar mit konstantem Kantenabstand, halten Sie die im Busstandard spezifizierte Differenzimpedanz exakt ein und sorgen Sie für eine durchgehende Referenzebene unmittelbar unter den Leiterbahnen, damit der hochfrequente Rückstrom unterbrechungsfrei fließen kann. Wenn diese drei Kriterien erfüllt sind, arbeitet die Schaltung stabil; wird auch nur eines verletzt, treten Fehler oft erst schleichend auf.

Dieses Hauptrisiko sollte während des gesamten Layoutprozesses im Fokus stehen: Asymmetrien im Leitungspaar, Impedanzsprünge an TVS-Dioden, Drosseln, Durchkontaktierungen oder Steckern sowie unterbrochene Rückstrompfade über geschlitzten Masseflächen haben physikalisch denselben Effekt: Sie erzeugen Signalreflexionen und wandeln differenzielle Nutzsignale in Gleichtaktenergie um. Dies führt zu marginalen Signalintegritätsreserven, die bei Standard-CAN mit niedrigen Datenraten oft noch toleriert werden, bei CAN FD jedoch zu unmittelbaren Übertragungsfehlern führen. Das Fehlerbild sind sporadische Busfehler, die erst bei höheren Taktraten oder unter extremen Betriebstemperaturen auftreten, obwohl die Platine den Funktionstest bei Raumtemperatur und geringer Geschwindigkeit anstandslos bestanden hat. Einfache Durchgangsprüfungen auf Kurzschlüsse und Unterbrechungen reichen daher keinesfalls aus.

Zwei Layoutregeln sind entscheidend: Erstens ein präziser Längenabgleich zwischen CAN_H und CAN_L zur Phasenstabilisierung, da Laufzeitunterschiede die Hauptursache für Gleichtaktstörungen darstellen. Zweitens darf das Differenzialpaar unter keinen Umständen über Trennstellen in der Bezugsmasse geführt werden. Ein Spalt zwischen Analog- und Digitalmasse unter dem Paar zerstört das Impedanzprofil und wirkt wie eine Schlitzantenne. Details zur Abstimmung von Lagenaufbau und Impedanzvorgaben bieten PCB-Impedanzkontrolle und PCB-Lagenaufbau, da die geforderte Leitungsimpedanz nur über einen darauf abgestimmten Schichtaufbau darstellbar ist.

Durchkontaktierungen stellen unauffällige, aber relevante Diskontinuitäten dar. Jedes Via bringt parasitäre Induktivitäten und einen kleinen Impedanzsprung mit sich. Führen Sie das Leitungspaar daher vom Transceiver bis zum Stecker nach Möglichkeit auf einer einzigen Signallage. Falls Lagenwechsel unvermeidbar sind, müssen beide Leitungen symmetrisch und eng beieinander über ein abgestimmtes Via-Paar mit unmittelbar begleitenden Masse-Vias geführt werden.

Schutzbeschaltung ohne Beeinträchtigung der Signalpaargeometrie

Ein CAN-Knoten ist direkt mit externen Kabelsträngen verbunden, weshalb Transientenschutz unverzichtbar ist. Die gängigen Schutzkomponenten sind TVS-Dioden gegen ESD und Überspannungsimpulse sowie eine Gleichtaktdrossel zur Dämpfung hochfrequenter Gleichtaktstörungen. Die Herausforderung im Layout besteht darin, dass beide Bauteile direkt im differenziellen Signalpfad sitzen. Eine unbedachte Leitungsführung verwandelt das Schutzelement schnell in die zuvor beschriebene Impedanzstörstelle.

Folgende Platzierungsregeln sichern die Signalqualität ab:

Platzieren Sie TVS-Dioden und Gleichtaktdrossel in unmittelbarer Nähe des Steckverbinders direkt im Hauptsignalpfad. Vermeiden Sie Stichleitungen zu den Schutzkomponenten vollständig, da Stichleitungen eigene Signalreflexionen erzeugen.
Halten Sie die Leitungsführung durch die Schutzbauteile hindurch streng symmetrisch. Drossel und TVS-Array müssen gleiche Leiterbahnlängen und Abstände für CAN_H und CAN_L gewährleisten, damit die Balance des Paars gewahrt bleibt.
Beachten Sie die Bauteilreihenfolge vom Steckverbinder nach innen: Transiente Überspannungsenergie muss zuerst auf die Schutzdioden treffen, bevor sie die Pins des Transceiver-ICs erreichen kann.
Integrieren Sie den Busabschluss in dasselbe Layoutsegment. An einem Endknoten gehört die Terminierung an das steckerseitige Leitungsende. Eine Split-Termination (zwei 60-Ω-Widerstände mit einem Mittenkondensator nach Masse) bietet eine wirksame Gleichtaktfilterung; die Netzwerksymmetrie muss dabei zwingend gewahrt bleiben.

Schutzbeschaltung, Terminierung und das Differenzialpaar müssen als eine zusammenhängende Einheit entworfen werden – nicht als drei voneinander getrennte Teilprobleme.

Materialauswahl und Anforderungen an CAN FD

CAN FD hebt die maximale Nutzdatenrate gemäß Spezifikation signifikant an, weshalb die Anforderungen an die Signalintegrität steigen. Dasselbe physikalische Leitungspaar, das bei klassischem CAN fehlertolerant war, besitzt in der schnellen Datenphase von CAN FD deutlich geringere Zeit- und Pegelreserven. Früher vernachlässigbare Diskontinuitäten führen nun zu CRC- und Bitfehlern. Behandeln Sie ein CAN-FD-fähiges Board wie ein echtes High-Speed-PCB: Minimieren Sie Stichleitungen, vermeiden Sie überflüssige Durchkontaktierungen und verifizieren Sie die Leitungsimpedanz verbindlich anhand des Schichtaufbaus.

Der zweite Faktor ist die Basismaterialauswahl. Standard-FR-4 ist für CAN-Anwendungen etabliert und bei sauberem Layout auch für CAN FD meist ausreichend. Anspruchsvolle Einsatzbedingungen erfordern jedoch Anpassungen: Im Motorraum und im automobilen Antriebsstrang führen permanente Temperaturwechselzyklen zu hohen mechanischen Belastungen des Laminats. Materialien mit höherer Glasübergangstemperatur (High-Tg) verringern das Risiko von Delaminationen und Rissen in Durchkontaktierungen unter thermischem Stress erheblich. Dies ist ein Aspekt der Langzeitzuverlässigkeit; die Auswahl muss anhand des realen Temperaturprofils erfolgen (siehe High-Tg-PCB). Ein pauschales „bestes Material“ gibt es nicht; das Laminat muss exakt auf die thermischen Belastungen und Verlustanforderungen der Zielanwendung abgestimmt sein.

Prüfpunkte vor der Fertigungsfreigabe

Ein strukturierter Design-Review an den Schnittstellengrenzen der Leiterplatte deckt Fehler auf, die bei Labortests leicht übersehen werden. Nutzen Sie die folgende Checkliste vor dem Fertigungs-Release:

Prüfpunkt	Bestätigungskriterium	Begründung für die Fertigungsfreigabe
Unterstützt der Lagenaufbau die Zielimpedanz?	Der gewählte Schichtaufbau erzielt die vom Standard geforderte Differenzimpedanz bei den gewählten Leiterbahngeometrien	Leiterbahnbreite und Substratdicke definieren die Impedanz; ein ungeprüfter Lagenaufbau erfordert späte Redesigns
Ist das Leitungspaar streng symmetrisch und längenangepasst?	CAN_H und CAN_L sind eng gekoppelt, exakt gleich lang und verlaufen mit konstantem Abstand	Asymmetrie und Laufzeitunterschiede wandeln Differenzsignale in abstrahlende Gleichtaktstörungen um
Verläuft der Rückstrompfad vollkommen unterbrechungsfrei?	Eine durchgehende Bezugsmassefläche liegt ohne Schlitze oder Teilungen direkt unter dem Leitungspaar	Unterbrochene Rückstrompfade erzeugen starke Reflexionen und EMV-Störemissionen
Liegen Schutzbauteile und Busabschluss stichleitungsfrei im Signalpfad?	TVS-Dioden und Gleichtaktdrossel und Abschlusswiderstände sitzen direkt am Stecker ohne abzweigende Stubs	Stichleitungen erzeugen Signalreflexionen, die das Augendiagramm des Busses degradieren
Sitzt der Transceiver in unmittelbarer Nähe des Steckverbinders?	Die Leitungsführung zwischen IC und Stecker ist kurz und bevorzugt auf einer Lage realisiert	Lange Leitungswege und zusätzliche Durchkontaktierungen wirken als Antennen und verursachen Impedanzsprünge
Beschränkt sich die Validierung auf reale Platinenparameter?	Die Prüfung konzentriert sich auf DFM-Konformität, Impedanzeinhaltung, Layoutqualität und Testbarkeit	Ein Platinen-Release darf nicht mit einer Konformitätszertifizierung des Gesamtsystems verwechselt werden

Als Referenz für die fertigungsgerechte Datenaufbereitung dient der Leitfaden DFM-Richtlinien. Für die Baugruppenprüfung nach der Bestückung beschreibt Prüfung und Qualitätssicherung die optische Inspektion sowie Impedanzmessungen, während der FCT-Funktionstest die tatsächliche Kommunikationsfähigkeit des Transceivers absichert. Wenn Ihr Fertigungspaket bereit ist, können Sie eine Prüfung über die Designprüfung für CAN-Transceiver-PCBs anfordern.

Häufig gestellte Fragen (FAQ)

Garantiert ein Leitfaden für CAN-Transceiver-PCBs die vollständige Bus-Konformität?

Nein. Eine Designprüfung auf Platinenebene stellt sicher, dass Signalintegrität, Schutzbeschaltung und Leitungsführung fertigungsgerecht umgesetzt sind. Sie ersetzt jedoch keine Konformitätsmessung des Gesamtsystems, da diese maßgeblich von Kabellängen, Netzwerktopologie und allen angeschlossenen Knoten beeinflusst wird.

Warum ist das Differenzialpaar kritischer als das restliche Board-Layout?

Weil CAN als differenzieller Bus arbeitet. Jede geometrische Asymmetrie, Impedanzstörung oder Bezugsflächenunterbrechung auf CAN_H / CAN_L wandelt das Differenzsignal in Gleichtaktstörungen um, was die Hauptursache für intermittierende Kommunikationsabbrüche ist.

Kann eine Leiterplatte die elektrische Standardprüfung bestehen und im Feldeinsatz dennoch versagen?

Ja. Konventionelle E-Tests auf Kurzschlüsse und Unterbrechungen prüfen nur die Gleichstromverbindung bei Raumtemperatur. Asymmetrien oder Reflexionsstellen machen sich häufig erst bei hohen Datenraten unter CAN FD oder bei extremen Betriebstemperaturen bemerkbar.

Reicht Standard-FR-4 für CAN-FD-Platinen aus?

In vielen Standardanwendungen ja, sofern die Leiterbahnführung präzise optimiert und die Impedanz im Lagenaufbau verifiziert ist. Bei Einsatz in thermisch anspruchsvollen Umgebungen – wie im Automobilbereich – ist jedoch ein High-Tg-Laminat ratsam, um Delaminationen zu vermeiden.

Wo müssen TVS-Dioden und Gleichtaktdrossel platziert werden?

Unmittelbar am Steckverbinder direkt im Signalpfad, ohne abzweigende Stichleitungen, und so geroutet, dass die Symmetrie beider Leitungen durch die Bauteilanschlüsse hindurch vollständig erhalten bleibt.

Welche Daten muss das Fertigungspaket für ein aussagekräftiges Review enthalten?

Fertigungsdaten mit dokumentiertem Schichtaufbau, Layoutdaten mit klar erkennbarer Transceiver- und Steckverbinderzone, eine aussagekräftige BOM für Schutz- und Transceiverbauteile sowie definierte Prüfvorgaben für die Leiterplattenfertigung.

Weiterführende Referenzen

High-Speed-PCB Grundlagen zu Hochgeschwindigkeitsaufbauten und Signalintegritätsplanung.
PCB-Impedanzkontrolle Spezifikation und Toleranzkontrolle differenzieller Leitungsimpedanzen.
PCB-Lagenaufbau Definition kontrollierter Schichtaufbauten für stabile Hochfrequenzeigenschaften.
DFM-Richtlinien Fertigungsgerechte Datenaufbereitung und Klärung vor Produktionsfreigabe.
Prüfung und Qualitätssicherung Inspektionsverfahren, Impedanznachweise und Validierungsmethoden auf Baugruppenebene.

Autoren- und Revisionsinformationen

Autor: APTPCB Redaktionsteam
Technische Prüfung: Fachteam für High-Speed- und Signalintegritäts-PCB-Design
Prüfumfang: Differenzialpaar-Integrität auf Platinenebene, Platzierung von Schutzkomponenten, Laminatauswahl, DFM-Konformität und Konsistenz der Freigabespezifikationen