Eine Data-Center Chiplet Bridge PCB ist keine klassische Server-Leiterplatte. Sie verbindet Hochleistungsprozessoren, GPUs, HBM-Speicher und heterogene Chiplet-Strukturen über extrem dichte elektrische Übergänge. Entscheidend ist deshalb nicht nur die Leiterbahnfertigung, sondern das Zusammenspiel aus Substratdesign, Materialverhalten, thermischer Stabilität und Advanced Packaging.
Für KI-Beschleuniger und High-Performance-Computing-Systeme werden häufig organische Substrate mit eingebetteten Bridges eingesetzt. Diese Architektur verteilt die Aufgaben: Das Basissubstrat übernimmt Stromversorgung und weniger kritische Signale, während Bridge-Strukturen hochdichte Chip-to-Chip-Verbindungen ermöglichen.
Die wichtigsten technischen Eckpunkte:
| Bereich | Typische Anforderung |
|---|---|
| Feinstleiterbereich | 2µm / 2µm bis 9µm / 9µm im Bridge-Bereich |
| Fertigungstechnologie | mSAP für hochdichte Strukturen |
| Material | ABF oder spezialisierte Low-CTE-Materialien |
| Ebenheit | <100µm bei Raumtemperatur, <50µm bei Reflow |
| Signalintegrität | Df <0.002 bei 28GHz |
| Impedanz | 42.5Ω / 85Ω ±5% |
| Mikrovia-Durchmesser | 20µm - 50µm |
Die Fertigung solcher Substrate liegt deutlich über dem Niveau herkömmlicher HDI-Leiterplatten. Moderne Forschungs- und Entwicklungsplattformen für Chiplet- und Substrattechnologien zeigen, dass organische IC-Substrate, ABF-Aufbauten und ultrafeine SAP-Strukturen zentrale Technologien für diese Integrationsklasse sind.
Wann benötigt ein Data-Center-System eine Chiplet Bridge PCB?
Eine Chiplet Bridge PCB wird eingesetzt, wenn klassische monolithische Dies oder Standard-Serverboards an technische Grenzen stoßen.
Typische Einsatzfälle:
- Die Chipgröße überschreitet praktische Reticle-Grenzen von ungefähr 850mm².
- Mehrere Fertigungstechnologien müssen kombiniert werden, beispielsweise 3nm-Logik mit 12nm-I/O.
- HBM benötigt extrem kurze und parallele Hochgeschwindigkeitsverbindungen.
- Rechenplattformen sollen durch zusätzliche Chiplets modular skalierbar bleiben.
Für Standard-Serveranwendungen mit herkömmlichen CPUs oder moderaten Datenraten ist diese Technologie meist wirtschaftlich nicht sinnvoll. Die zusätzlichen Kosten entstehen durch:
- geringe Fertigungsausbeute,
- komplexe Materialsysteme,
- präzise Bridge-Integration,
- umfangreiche Zuverlässigkeitsprüfungen.
Chiplet-Systeme werden deshalb dort eingesetzt, wo Bandbreite, Energieeffizienz und Integrationsdichte wichtiger sind als minimale Leiterplattenkosten.
Welche Fertigungsparameter bestimmen die Qualität einer Chiplet Bridge PCB?
Bei Chiplet-Substraten entscheidet die Fertigungsqualität einzelner Mikrometerbereiche über die Systemzuverlässigkeit.
| Parameter | Zielwert | Prüfverfahren | Fehlerfolge |
|---|---|---|---|
| Leiterbreite/Abstand Bridge-Bereich | 2µm / 2µm bis 9µm / 9µm | LDI & SEM | Kurzschluss, reduzierte Bandbreite |
| Mikrovia-Durchmesser | 20µm - 50µm | Querschliff | Unterbrechung, hoher Widerstand |
| Dielektrikum | Df <0.002 | TDR-Messung | Signalverlust |
| Warpage Raumtemperatur | <100µm | Shadow-Moiré | Montagefehler |
| Warpage Reflow | <50µm | Thermische Messung | Head-in-Pillow |
| Signalkupfer | 12µm - 18µm | XRF | Überätzung |
| Power-Kupfer | >35µm | XRF | Spannungsabfall |
| Bridge-Cavity-Toleranz | ±15µm X/Y, ±10µm Z | 3D-Profilometrie | Fehlpositionierung |
| CTE-Differenz zum Die | <3 ppm/°C | TMA | Ermüdung der Verbindung |
| Impedanz | 42.5Ω / 85Ω ±5% | TDR | Reflexionen |
Diese Parameter müssen bereits während der DFM-Phase abgestimmt werden. Eine spätere Korrektur nach Fertigungsbeginn ist bei Chiplet-Strukturen kaum möglich.
Wie wird die richtige Chiplet-Substratarchitektur ausgewählt?
Die Wahl zwischen verschiedenen Packaging-Ansätzen hängt von Dichte, Kosten und Fertigungsrisiko ab.
| Architektur | Vorteil | Einschränkung | Geeignet für |
|---|---|---|---|
| Silicon Interposer | Maximale Dichte, L/S <1µm | Sehr hohe Kosten | High-End KI-Chips |
| Organisches Bridge-Substrat | Gutes Verhältnis aus Kosten und Leistung | Komplexe Cavity-Fertigung | Data-Center Beschleuniger |
| Fan-Out RDL | Flexible Integration | Thermisch begrenzt | Kleinere Chiplet-Systeme |
Ein organisches Substrat mit Bridge-Technologie bietet häufig den praktikabelsten Kompromiss. Die Bridge konzentriert sich auf kritische Hochdichte-Verbindungen, während das größere Substrat Stromversorgung und Systemintegration übernimmt.
Fraunhofer-Technologien im Bereich heterogener Integration zeigen ebenfalls, dass Chiplet-Systeme zunehmend verschiedene Materialien und Integrationsmethoden kombinieren müssen, wobei thermische und mechanische Eigenschaften entscheidend bleiben.
Welche Prüfungen müssen vor der Serienfreigabe einer Chiplet Bridge PCB erfolgen?
Eine erfolgreiche Fertigungsfreigabe benötigt mehr als eine elektrische Endprüfung.
DFM-Unterlagen
Für eine technische Bewertung sollten folgende Daten bereitgestellt werden:
- Gerber-, ODB++- oder IPC-2581-Daten
- Vollständige Stackup-Zeichnung
- Impedanzvorgaben
- Bohrdaten für Mikro- und Blind-Vias
- Netlist für IPC-D-356-Prüfung
- 3D-STEP-Daten der Package-Struktur
- Zielmenge und Ramp-up-Termin
Validierungsschritte
- LDI-Prüfung für Feinstleiterlagen
- AOI mit hoher Auflösung
- Querschliffanalyse von Mikrovia-Strukturen
- TDR-Impedanzmessung
- Warpage-Messung über Temperaturprofil
- Elektrische Kontinuitätsprüfung
- Zuverlässigkeitstests mit Testcoupons
HDI- und Substrattechnologien benötigen spezielle Aufbauverfahren, Mikrovia-Strukturen und kontrollierte Materialien, da die Verbindung zwischen Leiterplatte und Hochleistungschip immer dichter wird.
Welche Fehler treten bei Chiplet Bridge PCB Fertigung am häufigsten auf?
Head-in-Pillow-Verbindungen
Ursache: Zu hohe Verformung des Substrats während des Reflow-Prozesses verhindert eine zuverlässige Verbindung zwischen Bumps und Pads.
Prüfung:
- Thermische Shadow-Moiré-Messung bei 240°C.
Lösung:
- Kupferverteilung ausbalancieren.
- Niedrigere CTE-Materialien einsetzen.
- Mechanische Verstärkung während Montage nutzen.
Signalverlust bei Hochgeschwindigkeitsverbindungen
Ursache:
- Falsche Materialkennwerte.
- Zu hohe Kupferrauigkeit.
- Ungeeignete Dielektrika.
Prüfung:
- Messung von Dk/Df.
- Kontrolle der Kupferoberfläche.
Lösung:
- HVLP-Kupfer verwenden.
- Oberflächenrauigkeit <2µm spezifizieren.
Mikrovia-Risse
Ursache:
- Thermische Z-Ausdehnung des Dielektrikums.
- Mechanische Belastung der Kupferfüllung.
Prüfung:
- Temperaturwechselprüfung von -55°C bis 125°C.
Lösung:
- Duktilere Kupferabscheidung.
- CTE-Anpassung verbessern.
Bridge-Delamination
Ursache:
- Schlechte Haftung zwischen Materialien.
- Feuchtigkeitseintrag.
Prüfung:
- C-SAM-Untersuchung.
Lösung:
- Feuchtigkeitskontrolle.
- Optimierte Plasma-Reinigung.
Unterbrechungen im Bridge-Bereich
Ursache:
- Schichtregistrierungsfehler durch Materialbewegung.
Prüfung:
- Vernier-Strukturen auf Panelrändern messen.
Lösung:
- Dynamische LDI-Skalierung verwenden.
Welche Lieferanten-Checkliste reduziert Risiken bei Chiplet PCB Projekten?
| Prüffeld | Lieferantennachweis |
|---|---|
| Feinstleiterfertigung | Nachweis mSAP/SAP-Erfahrung |
| Materialkontrolle | ABF- oder Low-CTE-Materialfreigaben |
| Mikrovia-Prozess | Querschliffdaten und Ausfallstatistik |
| Warpage-Kontrolle | Thermische Messberichte |
| Signalqualität | TDR- und Impedanzdaten |
| Serienfähigkeit | Prozessfähigkeitsnachweise |
Diese Checkliste hilft dabei, reine Prototypenfähigkeiten von tatsächlicher Serienkompetenz zu unterscheiden.
Wie unterscheiden sich Standard-HDIs und Chiplet Bridge PCB Fertigungskosten?
Standard-HDIs sind schneller verfügbar und kostengünstiger, wenn die Verbindungspunkte oberhalb von etwa 20µm liegen.
Für mSAP-basierte Advanced-Substrate verlängern sich Entwicklungs- und Produktionszeiten typischerweise:
- Standard-HDIs: etwa 3-4 Wochen
- Advanced-Substrate: etwa 8-12 Wochen
Prototypen für Chiplet Bridge PCB benötigen aufgrund komplexer Aufbauprozesse häufig 6 bis 10 Wochen.
Die Kosten können etwa 5x bis 10x höher pro Fläche als bei klassischen 12-Lagen-Serverboards liegen.
Welche Fragen werden bei Data-Center Chiplet Bridge PCB Projekten häufig gestellt?
Wie lange dauert ein Prototyp? Typischerweise 6 bis 10 Wochen abhängig von Materialverfügbarkeit und Prozesskomplexität.
Welche Dateien benötigt die Fertigung? ODB++, IPC-2581, Stackup, Impedanzdaten, Netlist und 3D-STEP-Daten.
Welche Materialien eignen sich für 112G PAM4? Low-Loss-Materialien wie Panasonic Megtron 7 oder 8 sowie AGC Tachyon.
Welche Anforderungen gelten für große Packages? Warpage muss durch Low-CTE-Materialien, Kupferbalance und Montagehilfen kontrolliert werden.
Welche Feinleiterqualität ist erforderlich? Bei Strukturen unter 15µm werden offene Leiterzüge und Kurzschlüsse nicht akzeptiert. Die typische Leiterbreitentoleranz liegt bei ±10-15%.
Ressourcen für die weitere Planung einer Chiplet Bridge PCB
- HDI-Leiterplatten-Technologie: Grundlagen für Mikrovia- und Feinstleiterstrukturen.
- Server Data Center PCB: Anforderungen moderner Serverplattformen.
- Megtron PCB Materialien: Materialien für Hochgeschwindigkeitssignale.
- BGA- und Fine-Pitch-Assembly: Montageanforderungen für hochdichte Packages.
Fazit: Warum Chiplet Bridge PCB Projekte früh mit Fertigung und Packaging abgestimmt werden müssen
Eine Data-Center Chiplet Bridge PCB entsteht nicht durch eine reine Leiterplattenoptimierung. Erfolgreiche Projekte verbinden Halbleiterarchitektur, Package-Design, Materialauswahl und Fertigungsprozess bereits vor dem ersten Layout.
Wer mSAP-Fähigkeiten, Warpage-Kontrolle, elektrische Validierung und zuverlässige DFM-Prozesse früh berücksichtigt, reduziert Fertigungsrisiken bei besonders wertvollen KI- und Rechenzentrumsplattformen.