Design-Constraint-Setup: Vollständiger Leitfaden zu Spezifikationen, Regeln und Fehlerbehebung

Kurze Antwort (30 Sekunden)

Die korrekte Einrichtung von Designbeschränkungen ist die Grundlage für eine herstellbare und funktionale Leiterplatte (PCB). Dabei wird das Design Rule Check (DRC)-System in Ihrer EDA-Software so konfiguriert, dass es den physikalischen Fähigkeiten des Fertigungsbetriebs und den elektrischen Anforderungen der Schaltung entspricht.

Physikalische Beschränkungen: Definieren Sie minimale Leiterbahnbreiten, Abstände und Via-Größen, um Kurzschlüsse und Unterbrechungen während des Ätzens und Plattierens zu verhindern.
Elektrische Beschränkungen: Legen Sie Impedanzprofile, Abstände von Differentialpaaren und Längenanpassung für die Signalintegrität bei hohen Geschwindigkeiten fest.
Fertigungsgrenzen: Stimmen Sie die Einstellungen mit den spezifischen Fähigkeiten Ihres Herstellers (z. B. APTPCB (APTPCB PCB Factory)) ab, um Produktionsverzögerungen zu vermeiden.
Validierung: Führen Sie immer eine vollständige DRC- und DFM-Prüfung durch, bevor Sie Gerber-Dateien generieren.
Dateiverwaltung: Speichern Sie Ihre Konfiguration als Vorlage (design rule file setup), um zukünftige Projekte zu standardisieren.

Wann die Einrichtung von Designbeschränkungen angewendet wird (und wann nicht)

Die Festlegung eines robusten Satzes von Beschränkungen ist für die meisten professionellen Arbeitsabläufe entscheidend, aber zu verstehen, wann strenge Regeln anzuwenden sind und wann entspannte Standardeinstellungen verwendet werden können, spart Zeit.

Wann eine strenge Einrichtung von Designbeschränkungen erforderlich ist:

Hochgeschwindigkeits-Digitaldesign: Schnittstellen wie DDR, PCIe oder USB erfordern präzise Impedanz- und Längenanpassungsregeln.
HDI (High Density Interconnect): Designs, die Microvias, Blind-/Buried-Vias oder Fine-Pitch-BGAs (< 0,5 mm) verwenden, benötigen enge physikalische Beschränkungen.
Hochspannung/Leistung: Sicherheitsstandards (UL/IEC) schreiben spezifische Kriech- und Luftstreckenregeln vor, die durch Beschränkungen durchgesetzt werden müssen.
Massenproduktion: Beim Übergang vom Prototyp zur Volumenproduktion mit APTPCB müssen die Beschränkungen den Grenzen der statistischen Prozesskontrolle (SPC) entsprechen, um eine hohe Ausbeute zu gewährleisten.
Starrflex-Leiterplatten: Diese erfordern einzigartige Beschränkungen für den Biegeradius und die Übergangszonen, um mechanisches Versagen zu verhindern.

Wann eine komplexe Einrichtung unnötig sein kann:

Einfache Breakout-Boards: Eine 2-Lagen-Platine, die einen Stecker mit Stiftleisten verbindet, funktioniert oft gut mit standardmäßigen "konservativen" Regeln (z. B. 10 mil Leiterbahn/Abstand).
Nur-Schaltplan-Simulation: Wenn Sie nur Logik- oder Analogverhalten in SPICE ohne Layout simulieren, gelten physikalische Layout-Beschränkungen nicht.
Mechanische Konstruktion: Das Erstellen einer nicht-elektrischen Dummy-Karte für Passformprüfungen erfordert mechanische Abmessungen, ignoriert jedoch elektrische Abstandsregeln.
Grobes Prototyping (Breadboarding): Handverdrahtete Prototypen verwenden keine EDA-Constraint-Manager.

Regeln & Spezifikationen

Die folgende Tabelle skizziert die kritischen Parameter, die für eine vollständige Design-Constraint-Einrichtung erforderlich sind. Diese Werte repräsentieren Standardfähigkeiten der Industrie. Engere Werte sind möglich, können aber die Kosten erhöhen.

Regelkategorie	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Missachtung
Minimale Leiterbahnbreite	0.075mm - 0.127mm (3-5 mil)	Stellt sicher, dass das Ätzmittel das Kupfer nicht überätzt und offene Stromkreise verursacht.	DRC: Breitenbeschränkung	Unterbrochene Leiterbahnen (Unterbrechungen) oder hoher Widerstand.
Minimaler Abstand (Lücke)	0.075mm - 0.127mm (3-5 mil)	Verhindert, dass Kupfermerkmale während der Fertigung überbrückt werden.	DRC: Abstands-Beschränkung	Kurzschlüsse zwischen Netzen.
Minimale Via-Lochgröße	0.2mm - 0.3mm (8-12 mil)	Mechanische Bohrer haben eine Grenze, bevor Brüche häufig werden; kleinere erfordern Laserbohren.	DRC: Lochgröße	Bohrerbruch oder fehlende Beschichtung.
Ringwulst	0.1mm - 0.15mm (4-6 mil)	Stellt sicher, dass das Bohrloch trotz Ausrichtungstoleranz vollständig vom Kupferpad umschlossen bleibt.	DFM-Prüfung / DRC	Ausbruch (Bohrer trifft Kante des Pads), offene Verbindung.
Lötstopplack-Erweiterung	0.05mm - 0.075mm (2-3 mil)	Berücksichtigt die Verschiebung der Maskenausrichtung, damit die Maske das lötbare Pad nicht bedeckt.	Gerber Viewer Inspektion	Schlechte Lötung, Maske auf dem Pad (Lötfehler).
Impedanztoleranz	±10% (Standard)	Passt die Übertragungsleitung an Quelle/Last an, um Signalreflexionen zu verhindern.	Impedanzrechner	Verlust der Signalintegrität, Datenkorruption.
Differenzialpaar-Abstand	Berechnet (z.B. 4-8 mil)	Bestimmt die differentielle Impedanz und die Gleichtakt-Rauschunterdrückung.	DRC: Differenzialpaar-Regel	EMI-Probleme, Timing-Skew, Signalverlust.
Kupfer zum Platinenrand	0.3mm - 0.5mm (12-20 mil)	Verhindert, dass Kupfer während des Fräsens/V-Scoring freigelegt oder vergratet wird.	DRC: Platinenumriss-Abstand	Kurzschlüsse zum Gehäuse, Korrosion, abblätterndes Kupfer.
Lötstopplack-Steg	0.1mm (4 mil) min	Verhindert Lötbrücken zwischen benachbarten Pads (insbesondere bei Fine-Pitch-ICs).	DFM-Analyse	Lötbrücken (Kurzschlüsse) während der Bestückung.
Bohrung zu Kupfer	0.2mm - 0.25mm (8-10 mil)	Verhindert, dass der Bohrer versehentlich eine Leiterbahn in einer internen Lage trifft.	DRC: Loch zu Kupfer	Interne Kurzschlüsse (sehr schwer zu debuggen).
Lötpastenmasken-Erweiterung	1:1 oder -10% Reduzierung	Kontrolliert das Volumen der auf das Pad aufgetragenen Lötpaste.	Bestückungsplan-Prüfung	Lötbrücken (zu viel) oder kalte Lötstellen (zu wenig).
Wärmeentlastungsbreite	0.2mm - 0.3mm	Gleicht Strombelastbarkeit mit Lötbarkeit (Wärmeisolierung) ab.	Sichtprüfung / Stromebenenprüfung	Kalte Lötstellen (Pad kann nicht erwärmt werden) oder Überhitzung.

Implementierungsschritte

Das Festlegen von Beschränkungen ist ein sequenzieller Prozess. Direkt mit dem Routing zu beginnen, ohne diese Grundlage, führt zu massiven Nacharbeiten.

Schritt 1: Herstellerfähigkeiten sammeln Bevor Sie die Software öffnen, besorgen Sie sich das Leistungsdatenblatt von Ihrem Hersteller.

Aktion: Laden Sie die Listen der "Standard"- und "Erweiterten" Fähigkeiten herunter.
Schlüsselparameter: Minimaler Leiterbahn-/Abstand und minimale Bohrungsgröße.
Abnahmekontrolle: Bestätigen Sie, ob Ihr Design "Erweitert" (höhere Kosten) erfordert oder "Standard" entspricht.

Schritt 2: Lagenaufbau definieren Einschränkungen hängen vom physikalischen Abstand zwischen den Lagen ab.

Aktion: Geben Sie die Lagenanzahl, das Kupfergewicht und die Dielektrikumsdicke in den EDA-Lagenaufbau-Manager ein.
Schlüsselparameter: Dielektrizitätskonstante (Dk) und Dicke.
Abnahmekontrolle: Überprüfen Sie, ob die Gesamtdicke der Platine den Anforderungen des mechanischen Gehäuses entspricht.

Schritt 3: Netzklassen erstellen Gruppieren Sie Signale mit ähnlichen Anforderungen, um Regeln effizient anzuwenden.

Aktion: Erstellen Sie Klassen für "Stromversorgung", "Masse", "HF", "Differenzpaare" und "Standard".
Schlüsselparameter: Mitgliederliste der Klasse.
Abnahmekontrolle: Stellen Sie sicher, dass Hochspannungsnetze von empfindlichen Niederspannungs-Analognetzen getrennt sind.

Schritt 4: Physikalische Regeln konfigurieren (Die Einrichtung der Designregeldatei) Wenden Sie die Fertigungsgrenzen auf die Netzklassen an.

Aktion: Legen Sie Mindestbreite, Abstand und Via-Stile für jede Klasse fest.
Schlüsselparameter: 0,1 mm (4 mil) für HDI, 0,15 mm (6 mil) für Standard.
Abnahmekontrolle: Die Software sollte Sie daran hindern, eine Leiterbahn zu routen, die kleiner als das Limit ist.

Schritt 5: Elektrische Regeln konfigurieren Richten Sie die Einschränkungen für die Signalintegrität ein.

Aktion: Impedanzprofile definieren (z.B. 50Ω Single-Ended, 100Ω Differential) und diese bestimmten Lagen zuweisen.
Schlüsselparameter: Leiterbahnbreite pro Lage für die Zielimpedanz.
Abnahmekontrolle: Verwenden Sie den integrierten Rechner, um zu bestätigen, dass die Breite die Zielimpedanz innerhalb von ±10% erreicht.

Schritt 6: Mechanische und DFM-Regeln festlegen Definieren Sie Beschränkungen für nicht-elektrische Merkmale.

Aktion: Abstände für Befestigungslöcher, Platinenkanten und Bauteilkörper (Courtyards) festlegen.
Schlüsselparameter: Bauteilkörperabstand (üblicherweise 0,25 mm).
Abnahmekontrolle: Stellen Sie sicher, dass keine Bauteile überlappen oder über die Platinenkante hinausragen, es sei denn, dies ist beabsichtigt.

Schritt 7: Einen Basis-DRC ausführen Testen Sie die Einrichtung vor dem Routing.

Aktion: Führen Sie eine Design Rule Check (DRC) auf der ungerouteten Platine durch (Platzierungsprüfung).
Schlüsselparameter: 0 Fehler (oder nur erwartete "ungeroutete" Fehler).
Abnahmekontrolle: Beheben Sie alle Verletzungen der Bauteilplatzierung sofort.

Schritt 8: Speichern und als Vorlage verwenden Wiederholen Sie diese Arbeit nicht.

Aktion: Exportieren Sie die Regeln in eine Datei.
Schlüsselparameter: Dateierweiterung .rul, .dru oder .cns.
Abnahmekontrolle: Importieren Sie diese Datei in ein leeres Projekt, um zu überprüfen, ob die Einstellungen korrekt übertragen werden.

Fehlermodi & Fehlerbehebung

Auch bei einer sorgfältigen Einrichtung der Designbeschränkungen treten Fehler auf. Dieser Abschnitt ordnet häufige Symptome ihren Grundursachen in der Beschränkungslogik zu.

1. Symptom: Massive Anzahl von "Clearance Violation"-Fehlern.

Ursache: Der globale Standardabstand ist enger eingestellt als der Pad-Abstand des Footprints.
Überprüfung: Vergleichen Sie die "Standard"-Regel mit der spezifischen "Komponenten"-Regel.
Behebung: Erstellen Sie eine spezifische Regel für Fine-Pitch-Bauteile (z.B. BGA oder QFN), die einen kleineren Abstand (z.B. 3.5 mil) nur innerhalb dieses Bereichs zulässt (raumbasierte Regel).
Vorbeugung: Verwenden Sie "Räume" oder "Bereiche" in Ihrem EDA-Tool, um engere Regeln nur dort anzuwenden, wo es notwendig ist.

2. Symptom: Warnungen vor Impedanzdiskontinuitäten.

Ursache: Die Leiterbahnbreite ändert sich beim Wechsel zwischen den Lagen, aber die Beschränkung berücksichtigte nicht die unterschiedlichen Dielektrikumdicken.
Überprüfung: Überprüfen Sie das Impedanzprofil für jede Lage im Lagenaufbau-Manager.
Behebung: Stellen Sie sicher, dass der Constraint-Manager eine spezifische Breite für Lage 1 (z.B. 5 mil) und Lage 3 (z.B. 4.5 mil) zuweist, um 50Ω aufrechtzuerhalten.
Vorbeugung: Verwenden Sie impedanzgesteuerte Breitenregeln anstelle von festen Breitenregeln.

3. Symptom: Nicht routbare Platine (Verbindungen können nicht abgeschlossen werden).

Ursache: Beschränkungen sind zu konservativ (z.B. erfordern 10 mil Abstand auf einer dichten Platine).
Überprüfung: Vergleichen Sie die Platinendichte (Netze pro Quadratzoll) mit den Designregeln.
Behebung: Wechseln Sie zu "erweiterten" Fertigungsmöglichkeiten (z.B. Reduzierung auf 4 mil Leiterbahn/Abstand), nachdem Sie die Kosten mit APTPCB bestätigt haben.
Vorbeugung: Führen Sie eine Machbarkeitsstudie zur Bauteildichte durch, bevor Sie Regeln festlegen.

4. Symptom: "Antennen"- oder "Unterversorgtes Thermal"-Verletzungen.

Ursache: Thermische Entlastungsstege sind zu dünn oder die Flächenverbindung ist zu restriktiv.
Prüfung: Überprüfen Sie die Regeln für die thermische Entlastung von Leistungs-Vias.
Behebung: Erhöhen Sie die Stegbreite oder reduzieren Sie die erforderliche Anzahl der Stege von 4 auf 2 für dichte Bereiche.
Prävention: Legen Sie spezifische thermische Regeln für Hochstrom-Vias im Vergleich zu Signal-Vias fest.

5. Symptom: Platine besteht mechanische Passform- oder Falltests nicht.

Ursache: Platzierungsbeschränkungen der Komponenten ignorierten Stresszonen.
Prüfung: Überprüfen Sie die Anforderungen für den Falltestaufbau; schwere Komponenten zu nah an der Mitte oder V-Nut-Linien platziert.
Behebung: Fügen Sie eine "Keep-Out"-Beschränkung für schwere Komponenten in der Nähe von Platinenkanten oder Befestigungslöchern hinzu.
Prävention: Importieren Sie das mechanische Gehäuse (STEP-Datei) in das PCB-Tool und legen Sie 3D-Abstandsregeln fest.

6. Symptom: Fertigungsstopp (EQ) bezüglich Ringflächen.

Ursache: Die Einstellung der Designbeschränkungen verwendete "Nominalwerte" ohne Berücksichtigung der Bohrtoleranz.
Prüfung: Überprüfen Sie, ob die Regel Pad-Durchmesser - Bohrungsdurchmesser >= 2 * Min. Ringfläche lautet.
Behebung: Erhöhen Sie die Pad-Größe oder verringern Sie die Bohrungsgröße in der Bibliothek/den Regeln.
Prävention: Fügen Sie immer 0,1 mm zur Bohrungsgröße hinzu, um die minimale Pad-Größe zu bestimmen.

7. Symptom: Phasenfehlanpassung von Differentialpaaren.

Ursache: Die Beschränkung prüfte die Gesamtlänge, aber nicht die "statische Phase" innerhalb des Paares.
Prüfung: Suchen Sie nach "Phasentoleranz" in den Regeln für Differentialpaare.
Behebung: Phasenanpassungs-Bumps (Serpentinenführung) am Punkt der Fehlanpassung hinzufügen, nicht nur am Ende.
Vermeidung: "Online DRC" für differentielle Paare aktivieren, um Phasenfehler während des Routings zu sehen.

8. Symptom: Lötstopplack-Splitter.

Ursache: Der Abstand zwischen den Pads ist kaum größer als die Maskenerweiterung, wodurch ein winziger, nicht herstellbarer Maskenstreifen entsteht.
Prüfung: Berechnen Sie Pad Gap - (2 * Mask Expansion).
Behebung: Wenn der resultierende Splitter < 3 mil ist, die Maskenöffnung zusammenfassen (die Maske über beiden Pads öffnen).
Vermeidung: Legen Sie eine Regel für "Minimum Solder Mask Sliver" im DFM-Bereich Ihrer Beschränkungen fest.

Designentscheidungen

Eine effektive Einrichtung von Designbeschränkungen ist nicht nur eine Frage der Softwareeinstellungen; sie ist direkt mit der Fertigungsrealität und der langfristigen Zuverlässigkeit verbunden.

Verbindung zu Fertigungsdaten (SPC) Fortgeschrittene Designer nutzen spc chart setup-Daten aus früheren Produktionsläufen, um ihre Beschränkungen festzulegen. Wenn die Statistische Prozesskontrolle (SPC) einer Fabrik zeigt, dass 4-mil-Leiterbahnen einen Cpk (Prozessfähigkeit) von 1,33 aufweisen, aber 3,5-mil-Leiterbahnen auf 0,9 fallen, sollte der Designer die Beschränkung auf 4 mil setzen, um eine hohe Ausbeute zu gewährleisten. APTPCB bietet Feedback zu diesen Fähigkeiten, um Ihnen bei der Optimierung Ihrer DFM-Richtlinien zu helfen.

Zuverlässigkeit und Tests Beschränkungen bestimmen auch die mechanische Zuverlässigkeit. Bei Produkten, die Schock- und Vibrationstests unterzogen werden, beeinflusst der drop test setup, wie nah Komponenten an Befestigungslöchern platziert werden können. Eine Beschränkungsregel sollte eine "Keep-Out"-Zone von mindestens 5 mm um Befestigungspunkte definieren, um Lötstellenbrüche während eines Fallereignisses zu verhindern.

Dateimobilität Der design rule file setup ist ein wertvolles Gut. Durch das Speichern verifizierter Beschränkungssätze für verschiedene Technologien (z.B. "4-Layer_Standard_FR4.rul" vs. "6-Layer_Impedance_Rogers.rul") reduzieren Teams die Einrichtungszeit und eliminieren menschliche Fehler.

FAQ

1. Was ist der Unterschied zwischen DRC- und DFM-Beschränkungen? DRC (Design Rule Check) ist eine strenge Bestanden/Nicht bestanden-Prüfung in Ihrer Software, basierend auf den von Ihnen festgelegten Regeln. DFM (Design for Manufacturing) bezieht sich oft auf eine breitere Analyse, die vom Hersteller durchgeführt wird, um Ertragsprobleme, Säurefallen und Splitter zu überprüfen, die ein grundlegender DRC möglicherweise übersehen würde.

2. Kann ich Designbeschränkungen mitten im Projekt ändern? Ja, aber es ist riskant. Eine Verschärfung der Beschränkungen (z.B. Erhöhung des Abstands) kann massive DRC-Verletzungen verursachen, die ein erneutes Routing erfordern. Eine Lockerung der Beschränkungen ist sicherer, sollte aber nur erfolgen, wenn der Hersteller die Machbarkeit bestätigt.

3. Wie gehe ich mit Beschränkungen für Hochspannung um? Sie müssen eine spezifische "Kriechstrecken"-Regel einrichten. Der Standard-Luftabstand ist der kürzeste Abstand durch die Luft; die Kriechstrecke ist der Abstand entlang der Oberfläche. Hochspannungsnetze benötigen eine eigene Klasse mit deutlich größeren Abständen (z.B. >2mm für Netzspannung).

4. Warum bittet mein Hersteller, meine Beschränkungen zu ändern? Wenn Ihre Beschränkungen enger als nötig sind (z.B. 3 mil Leiterbahn, wenn 5 mil passen würden), senkt dies die Ausbeute und erhöht die Kosten. Umgekehrt, wenn Ihre Beschränkungen für die Bauteildichte zu locker sind, ist die Platine möglicherweise nicht herstellbar.

5. Beeinflussen Beschränkungen die Kosten der Leiterplatte? Absolut. Regeln, die "fortgeschrittene" Funktionen erfordern (z.B. < 4 mil Leiterbahn, < 0,2 mm Bohrung, vergrabene Vias), lösen höhere Preisstufen aus. Das Einhalten von Beschränkungen innerhalb der "Standard"-Spezifikationen hält die Kosten niedrig.

6. Wie lege ich Beschränkungen für eine 50-Ohm-Leiterbahn fest? Sie können 50 Ohm nicht einfach "festlegen"; Sie müssen die Leiterbahnbreite berechnen, die aufgrund Ihres Lagenaufbaus (Dielektrikumsdicke und -konstante) zu 50 Ohm führt. Sie geben diese berechnete Breite in den physikalischen Beschränkungsmanager ein.

7. Was ist die Regel "Minimum Solder Mask Sliver"? Diese Regel stellt sicher, dass zwischen den Lötstoppmaskenöffnungen genügend Platz vorhanden ist, um ein Maskennetz zu drucken. Wenn dieses Netz zu dünn ist (< 3-4 mil), blättert es während der Bestückung ab und verursacht Brücken.

8. Sollte ich den Standardregeln in Altium/Eagle/KiCad vertrauen? Nein. Standardregeln sind oft generische Platzhalter. Sie könnten zu konservativ (Platzverschwendung) oder zu aggressiv (jenseits der Standard-Fertigungsmöglichkeiten) sein. Laden Sie immer einen Regelsatz, der auf den spezifischen Spezifikationen Ihres Herstellers basiert.

9. Wie gehen Beschränkungen mit Starrflex-Designs um? Starrflex erfordert "regionsspezifische" Regeln. Der flexible Bereich benötigt andere Beschränkungen (z. B. größere Leiterbahnbreite, gekrümmte Verlegung, keine Vias) im Vergleich zu den starren Abschnitten.

10. Was ist ein „Raum“ im Constraint-Management? Ein Raum ist ein definierter geometrischer Bereich auf der Platine, in dem spezifische Regeln gelten. Zum Beispiel könnten Sie unter einem BGA einen Abstand von 3,5 mil zulassen, während der Rest der Platine 5 mil erfordert.

11. Warum erhalte ich „Unrouted Net“-Fehler, obwohl es verbunden aussieht? Dies geschieht oft, wenn die Mitte der Leiterbahn nicht exakt auf die Mitte des Pads einrastet oder wenn die Leiterbahnbreite etwas größer als das Pad ist, was die Software daran hindert, die Verbindungslogik zu registrieren.

12. Wie überprüfe ich, ob meine Impedanzbeschränkungen korrekt sind? Verwenden Sie vor der Fertigung einen PCB Viewer oder einen Impedanzrechner. Fordern Sie nach der Fertigung einen TDR-Testbericht (Time Domain Reflectometry) vom Werk an, um zu überprüfen, ob die physische Platine dem Design entspricht.

Glossar (Schlüsselbegriffe)

Begriff	Definition
DRC (Design Rule Check)	Softwareprozess, der das Layout anhand der definierten Design-Constraint-Einstellungen überprüft.
Clearance	Der minimale physische Abstand, der zwischen zwei leitenden Elementen (Netzen) erforderlich ist, um Kurzschlüsse zu verhindern.
Creepage	Der kürzeste Abstand zwischen zwei Leitern entlang der Oberfläche des Isoliermaterials.
Annular Ring	Der Kupferring um ein gebohrtes Loch; entscheidend, um sicherzustellen, dass die Durchkontaktierung mit der Leiterbahn verbunden ist.
Net Class	Eine Gruppe elektrischer Verbindungen (Netze), die dieselben physikalischen oder elektrischen Regeln teilen.
Stackup	Die Anordnung der Kupferschichten und dielektrischen Materialien (Prepreg/Core) in der Leiterplatte.
Impedance Control	Verwaltung der Leiterbahnabmessungen, um einen spezifischen Wechselstromwiderstand (Impedanz) für Hochgeschwindigkeitssignale aufrechtzuerhalten.
Via-in-Pad	Eine Designtechnik, bei der die Durchkontaktierung direkt im Bauteil-Pad platziert wird (erfordert spezifische Einschränkungen und Herstellungsschritte).
Aspect Ratio	Das Verhältnis der Plattendicke zum Durchmesser des gebohrten Lochs; begrenzt die Beschichtungsfähigkeit.
Courtyard	Die physische Begrenzung, einschließlich des Bauteilkörpers und des notwendigen Montagefreiraums.
Thermal Relief	Ein Speichenmuster, das ein Pad mit einer Ebene verbindet, um Wärmesenken-Effekte während des Lötens zu verhindern.
Solder Mask Expansion	Der Spalt zwischen dem Kupfer-Pad und dem Rand der Lötstoppmaskenöffnung.

Fazit

Eine sorgfältige Einrichtung von Designbeschränkungen ist der Unterschied zwischen einem reibungslosen Produktionslauf und einem Projekt, das durch technische Anfragen (EQs) ins Stocken gerät. Indem Sie die physikalischen Einschränkungen der Fabrik und die elektrischen Anforderungen Ihrer Schaltung in präzise Software-Regeln übersetzen, gewährleisten Sie Zuverlässigkeit und Leistung.

Ob Sie Standard-FR4-Leiterplatten oder komplexe Hochgeschwindigkeitsverbindungen konfigurieren, der Beginn mit den richtigen Regeln spart Zeit und Geld. Für verifizierte Fertigungsspezifikationen zur Befüllung Ihres Constraint Managers oder zur Überprüfung Ihrer DFM-Bereitschaft steht Ihnen das Ingenieurteam von APTPCB gerne zur Seite.

Angebot einholen