Eine Leiterplatte kann elektrisch korrekt simuliert sein und trotzdem in der Fertigung Probleme verursachen, wenn wichtige Netze nicht zuverlässig geprüft werden können. Design for Testability (DFT) verbindet Schaltungsentwicklung, Layout und Fertigungsprüfung, damit eine Baugruppe nicht nur funktioniert, sondern auch wirtschaftlich getestet und reproduzierbar produziert werden kann.
Eine gute DFT-Planung beantwortet vier zentrale Fragen:
- Sind kritische Netze für Prüfgeräte physisch erreichbar?
- Können Fertigungsfehler schnell erkannt und lokalisiert werden?
- Können Entwickler Fehler ohne Zerstörung der Baugruppe analysieren?
- Passt die gewählte Prüfmethode zu Stückzahl und Produktlebenszyklus?
Ein fehlendes Testkonzept führt häufig zu nachträglichen Vorrichtungsänderungen, niedriger Testabdeckung und längeren Debug-Zyklen.
Welche Werte gehören in eine DFT-Checkliste für Leiterplatten?
Die wichtigsten DFT-Parameter sollten bereits während der Layoutplanung definiert werden.
| Parameter | Empfohlener Wert |
|---|---|
| Testpunkt-Durchmesser | 1,0 mm bevorzugt; 0,8 mm Minimum für Standard-ICT |
| Testpunkt-Abstand | 2,54 mm ideal; 1,27 mm Minimum bei dichten ICT-Layouts |
| Abstand zur Leiterplattenkante | 3 mm–5 mm |
| Abstand zu hohen Bauteilen | Komponenten über 5 mm Höhe von Prüfbereichen fernhalten |
| Prüfseite | Möglichst einseitige Prüfung, meistens Unterseite |
| Netzabdeckung | >90 % akzeptabel; 100 % ideal für kritische Produkte |
| Werkzeugbohrungen | Mindestens zwei asymmetrische Ausrichtungsbohrungen |
| Testdaten | IPC-D-356-Netzliste oder ODB++ bevorzugt |
Der wichtigste Grundsatz lautet:
Ein Netz, das nicht erreichbar ist, kann nicht zuverlässig verifiziert werden.
Wann lohnt sich eine geplante DFT-Strategie?
Nicht jede Leiterplatte benötigt dieselbe Prüftiefe. Die Teststrategie sollte aus Produktanforderungen, Stückzahl und Fehlerkosten entstehen.
Serienproduktion mit mehr als 1.000 Stück
Bei größeren Stückzahlen amortisiert sich ein ICT-Nadelbett häufig durch kurze Prüfzeiten und stabile Abläufe.
Produkte mit hohen Zuverlässigkeitsanforderungen
Automotive-, Industrie-, Medizin- und Luftfahrtelektronik benötigen oft nachvollziehbare Prüfprozesse.
Baugruppen mit verdeckten Lötstellen
BGAs, QFNs und andere kompakte Gehäuse benötigen elektrische Prüfungen, weil optische Verfahren nicht jede Verbindung bewerten können.
Prototypen und kleine Serien
Hier kann Flying Probe wirtschaftlicher sein, da keine kundenspezifische Vorrichtung benötigt wird.
Wie unterscheiden sich ICT, Flying Probe und Funktionstest?
Die Auswahl des Prüfverfahrens beeinflusst direkt das PCB-Layout.
| Testverfahren | Geeignet für | Vorteile | Grenzen | DFT-Auswirkung |
|---|---|---|---|---|
| ICT | Stabile Serienproduktion | Sehr schnell, hohe Abdeckung | Vorrichtungskosten und Setup | Benötigt definierte Testpunkte |
| Flying Probe Test | Prototypen und Kleinserien | Keine Spezialvorrichtung, flexibel | Langsamere Prüfung | Kleinere Teststrukturen möglich |
| Funktionstest | Systemprüfung | Prüft reale Gerätefunktion | Benötigt Systemvorrichtung | Benötigt Schnittstellen und Prüflogik |
| Boundary Scan/JTAG | Komplexe Digitalschaltungen | Prüft schwer zugängliche IC-Verbindungen | Architekturplanung notwendig | JTAG-Zugang muss vorgesehen werden |
Wie werden Testpunkte für ICT richtig ausgelegt?
Testpunkte sind die Schnittstelle zwischen Leiterplatte und Prüfgerät. Ihre Gestaltung entscheidet über Kontaktqualität, Vorrichtungskosten und Prüfzuverlässigkeit.
Welche Größe sollte ein PCB-Testpunkt haben?
Für Standard-ICT gelten:
- 1,0 mm Durchmesser als bevorzugte Größe.
- 0,8 mm als praktikables Minimum.
- Kleinere Pads benötigen spezielle Prüfspitzen.
Größere Kontaktflächen verbessern:
- mechanische Toleranz.
- Kontaktstabilität.
- Lebensdauer der Prüfspitzen.
Welcher Abstand zwischen Testpunkten ist sinnvoll?
| Abstand | Auswirkung |
|---|---|
| 2,54 mm (100 mil) | Günstigste Vorrichtung und hohe Zuverlässigkeit |
| 1,27 mm (50 mil) | Für kompakte Designs möglich |
| Unter 1,27 mm | Spezialprüftechnik erforderlich |
Eine hohe Packungsdichte spart zwar Leiterplattenfläche, erhöht aber die mechanische Komplexität des Prüfadapters.
Wo sollten Testpunkte auf der Leiterplatte platziert werden?
Eine robuste Platzierung berücksichtigt elektrische Bedeutung und mechanischen Zugang.
Priorisierte Netze:
- Versorgungsspannungen.
- Massebezüge.
- Reset-Leitungen.
- Programmieranschlüsse.
- Kommunikationsbusse.
- Kritische analoge Messpunkte.
Bevorzugt werden:
- eine gemeinsame Prüfseite.
- gleichmäßige Verteilung über die Platine.
- ausreichend Abstand zu hohen Bauteilen.
- freie Bereiche für Prüfspitzen.
Welche DFT-Prüfschritte sollten vor der Fertigung abgeschlossen sein?
Ein zuverlässiger Ablauf beginnt vor dem finalen Routing.
Teststrategie festlegen
Bereits in der Schaltplanphase sollte entschieden werden:
- ICT.
- Flying Probe.
- Funktionstest.
- Boundary Scan.
Testpunkte im Schaltplan definieren
Kritische Netze werden früh reserviert, bevor Routing und Platzierung abgeschlossen sind.
Layout auf Prüfbarkeit optimieren
Zu prüfen sind:
- Testpunktgröße.
- Abstand.
- Zugänglichkeit.
- Werkzeugpositionen.
- Bauteilhöhen.
Fertigungsdaten vorbereiten
Bereitzustellen sind:
- Gerber-Dateien.
- ODB++ Daten.
- IPC-D-356 Netzliste.
- Testpunktkoordinaten.
- Bestückungszeichnungen.
- Programmierinformationen.
Welche Fehler entstehen durch schlechte DFT-Planung?
| Problem | Wahrscheinliche Ursache | Prüfung | Lösung |
|---|---|---|---|
| Unterbrochene Verbindungen | Verschmutzte Prüfkontakte | Prüfspitzen und Pads kontrollieren | Reinigung oder Austausch |
| Falsche Digitalfehler | Belastung empfindlicher Signale | Signal mit Oszilloskop prüfen | Alternatives Prüfkonzept |
| Leiterplatte biegt sich | Ungleichmäßiger Prüfdruck | Vorrichtungsbewegung beobachten | Zusätzliche Unterstützung |
| Vakuumverlust | Offene Vias oder Bohrungen | Abdichtung prüfen | Nicht benötigte Öffnungen schließen |
| Hoher Widerstand an Versorgung | Schlechter Kontakt | Spannungsabfall messen | Mehr Kontaktpunkte verwenden |
| Beschädigte Prüfspitzen | Mechanische Kollision | Adapter prüfen | Freiräume vergrößern |
| Schwieriges Debugging | Fehlende Prüfdaten | Testerprotokolle prüfen | Strukturierte Logs aktivieren |
Welche DFT-Unterlagen sollte ein PCB-Lieferant vor Vorrichtungsbau prüfen?
Eine vollständige Lieferantenprüfung verhindert spätere Änderungen.
| Prüfpunkte | Freigabekriterium |
|---|---|
| Testverfahren bestätigt | ICT/FPT/FCT ausgewählt |
| Testpunkte dokumentiert | XY-Koordinaten und Netznamen vorhanden |
| Kritische Netze erreichbar | Versorgung, Masse, JTAG und Kommunikation geprüft |
| Werkzeugbohrungen vorhanden | Mindestens zwei Referenzen |
| Abdeckung bewertet | Fehlende Netze dokumentiert |
| Mechanik geprüft | Prüfspitzen-Kollision ausgeschlossen |
| Revision kontrolliert | Testdaten entsprechen PCB-Version |
Wie beeinflusst DFT die Herstellungskosten?
Eine gute Teststrategie benötigt zusätzliche Entwicklungszeit, reduziert aber langfristig Produktionsrisiken.
Schlechte Testbarkeit verursacht:
- teure Vorrichtungsänderungen.
- längere Prüfzeiten.
- manuelle Fehlersuche.
- geringere Erstpass-Ausbeute.
- höhere Feldfehlerkosten.
Die günstigste Leiterplatte ist nicht automatisch das günstigste Produkt.
Eine testbare PCB reduziert Unsicherheit in Fertigung und Qualitätssicherung.
FAQ zur PCB-DFT-Planung
Wie groß muss ein ICT-Testpunkt mindestens sein?
Für typische ICT-Anwendungen gelten 0,8 mm als Minimum und 1,0 mm als bevorzugte Größe.
Können Vias als Testpunkte verwendet werden?
Ja, wenn sie dafür ausgelegt sind. Offene Vias sind jedoch weniger zuverlässig als dedizierte Testpads.
Sollten alle Testpunkte auf einer Seite liegen?
Ja, wenn möglich. Einseitige Prüfadapter sind einfacher und wirtschaftlicher.
Was bedeutet Testabdeckung?
Die Testabdeckung beschreibt, welcher Anteil der elektrischen Verbindungen durch das Prüfsystem kontrolliert werden kann.
Brauchen RF-Leiterplatten normale DFT-Testpunkte?
Nicht immer. Hochfrequenzdesigns benötigen besondere Planung, da zusätzliche Strukturen Signalqualität und Impedanz beeinflussen können.
Was ist der Unterschied zwischen ICT und Funktionstest?
ICT erkennt Fertigungsfehler wie Kurzschlüsse, Unterbrechungen oder falsche Bauteilzustände. Funktionstests prüfen das Verhalten des vollständigen Systems.
Verwandte Ressourcen
- Testpunkte visualisieren: Vor der Freigabe kann ein Gerber Viewer helfen, Prüfflächen und Lagen zu kontrollieren.
- ICT Planung: Anforderungen an ICT Test frühzeitig abstimmen.
- Materialauswahl: Große Leiterplatten benötigen geeignete FR4 Material Eigenschaften.
- Fertigungsregeln: Mit DFM Guidelines Fertigungs- und Testanforderungen verbinden.
Begriffe aus der DFT-Planung
| Begriff | Bedeutung |
|---|---|
| ICT | Automatisierte elektrische Prüfung mit Nadelbettadapter |
| FPT | Flying Probe Test mit beweglichen Prüfspitzen |
| Testpunkt | Kontaktfläche für elektrische Prüfung |
| Netzliste | Verbindungsdaten für Prüfsysteme |
| Boundary Scan | JTAG-basierte Prüfung digitaler Schaltungen |
| Vorrichtung | Mechanisches System für Kontaktierung und Prüfung |
| ODB++ | Intelligentes Fertigungsdatenformat |
| Fehlprüfung | Testfehler durch Kontakt- oder Prüfprobleme statt PCB-Defekt |
Fazit: Eine testbare PCB entsteht vor der Serienproduktion
Eine erfolgreiche DFT-Planung bedeutet mehr als zusätzliche Testpads auf einer Leiterplatte.
Die entscheidenden Schritte sind:
- Prüfstrategie früh auswählen.
- Testzugang im Layout berücksichtigen.
- Signalqualität schützen.
- Fertigungsdaten vollständig dokumentieren.
- Testabdeckung vor Produktionsstart bewerten.
Eine Leiterplatte, die effizient geprüft werden kann, ist einfacher herzustellen, schneller zu debuggen und zuverlässiger im Feld.