Doppelschicht-Leiterplatten-Tutorial: Eine praktische End-to-End-Anleitung (von den Grundlagen bis zur Produktion)

Doppelseitige Leiterplatten sind der Standard für die meisten modernen Elektronikgeräte und bieten ein Gleichgewicht zwischen Komplexität und Kosten. Dieses Tutorial für doppellagige Leiterplatten deckt den gesamten Lebenszyklus von der ersten Definition bis zur endgültigen Fertigungsvalidierung ab. Im Gegensatz zu einfacheren Platinen erfordern doppellagige Designs eine präzise Ausrichtung zwischen der oberen und unteren Kupferschicht unter Verwendung von durchkontaktierten Löchern (Vias). APTPCB (APTPCB PCB Factory) ist auf die präzise Fertigung dieser Platinen spezialisiert, um sicherzustellen, dass Ihr Design genau wie beabsichtigt funktioniert.

Wichtige Erkenntnisse

Definition: Eine doppellagige Leiterplatte hat leitfähiges Kupfer auf beiden Seiten des Substrats, verbunden durch Vias.
Konnektivität: Vias sind die kritische Komponente, die diese Platinen von einlagigen Optionen unterscheidet.
Design-Workflow: Der Prozess reicht von der Schaltplanerfassung über das Layout und Routing bis zur Dateigenerierung.
Validierung: Design Rule Checks (DRC) und Design for Manufacturing (DFM) sind vor der Produktion obligatorisch.
Kostenfaktor: Sie sind etwas teurer als einlagige Platinen, aber deutlich günstiger als mehrlagige Stapel.
Häufige Falle: Die Vernachlässigung des Aspektverhältnisses von Vias kann zu Fertigungsfehlern führen.
Ausgabe: Der letzte Schritt ist die Generierung von Gerber-Dateien und Bohrerdaten für den Hersteller.

Was ein doppellagiges Leiterplatten-Tutorial wirklich bedeutet (Umfang & Grenzen)

Das Verständnis der Kerndefinition ist der erste Schritt, bevor man sich mit komplexen Metriken befasst. Eine doppellagige Leiterplatte besteht aus einem nicht-leitenden Substrat (üblicherweise FR4), das zwischen zwei Kupferschichten eingebettet ist. Während sich die Grundlagen von einlagigen Leiterplatten darauf konzentrieren, alles auf einer Oberfläche ohne sich kreuzende Leiterbahnen zu verlegen, ermöglichen doppellagige Designs, dass Leiterbahnen sich gegenseitig überkreuzen, indem sie über Vias auf die gegenüberliegende Seite springen.

Der Umfang dieses Tutorials umfasst die physikalische Struktur und den digitalen Designprozess. Es behandelt, wie die obere Schicht (Bauteilseite) und die untere Schicht (Lötseite) verwaltet werden. Es behandelt auch die kritische Rolle des „Stackups“, der die Dicke des Kernmaterials und das Kupfergewicht definiert. Die Beherrschung dieses Tutorials ermöglicht es Ingenieuren, dichtere Schaltungen zu entwerfen, die in kleinere Gehäuse passen.

Wichtige Metriken (wie man Qualität bewertet)

Sobald der Umfang definiert ist, müssen Sie die Qualität und Herstellbarkeit der Platine quantifizieren. Die folgenden Metriken bestimmen, ob ein Design für Standardproduktionsprozesse geeignet ist.

Metrik	Warum es wichtig ist	Typischer Bereich oder Einflussfaktoren	Wie man misst
Leiterbahnbreite / Abstand	Verhindert Kurzschlüsse und gewährleistet Strombelastbarkeit.	4mil bis 6mil für Standard; breiter für Leistung.	CAD Design Rule Check (DRC).
Aspektverhältnis des Vias	Stellt sicher, dass die Plattierungslösung während der Fertigung durch das Loch fließen kann.	1:8 bis 1:10 (Lochdurchmesser : Platinendicke).	Platinendicke durch Bohrdurchmesser teilen.
Kupfergewicht	Bestimmt die Strombelastbarkeit und das Wärmemanagement.	1oz (35µm) ist Standard; 2oz+ für Leistung.	In der Stackup-Dokumentation angegeben.
Ringwulst	Garantiert, dass der Bohrer die Pad-Mitte trifft, ohne die Verbindung zu unterbrechen.	Mindestens 4mil bis 6mil je nach Klasse.	Vom Lochrand zum Pad-Rand messen.
Impedanzkontrolle	Entscheidend für Hochgeschwindigkeitssignale, um Datenverlust zu verhindern.	±10% Toleranz (z.B. 50Ω oder 90Ω).	TDR (Time Domain Reflectometry) Simulation.
Verbiegung und Verwindung	Beeinflusst die Montage, insbesondere bei oberflächenmontierten Bauteilen.	< 0,75% für SMT; < 1,5% für Durchsteckmontage.	Auf eine ebene Fläche legen und die Spalthöhe messen.

Auswahlhilfe nach Szenario (Kompromisse)

Metriken liefern die Daten, aber der Anwendungskontext bestimmt, welche Zahlen Sie wählen sollten. Verschiedene Szenarien erfordern die Priorisierung spezifischer Attribute gegenüber anderen.

1. Schneller Prototypenbau

Priorität: Geschwindigkeit und niedrige Kosten.
Kompromiss: Verwenden Sie Standard-Spezifikationen (z.B. 6mil Leiterbahn, 0,3mm Via), um kundenspezifische Entwicklungskosten zu vermeiden.
Empfehlung: Bleiben Sie beim Standard-FR4 TG130 Material.

2. Stromversorgungsgeräte (PSU)

Priorität: Strombelastbarkeit und Wärmeableitung.
Kompromiss: Höhere Kosten für dickes Kupfer (2oz oder 3oz).
Empfehlung: Leiterbahnbreite deutlich erhöhen und thermische Vias verwenden.

3. Unterhaltungselektronik (IoT)

Priorität: Größe und Signalintegrität.
Kompromiss: Engere Toleranzen erhöhen die Fertigungsschwierigkeit.
Empfehlung: Kleinere Vias und sorgfältige Impedanzanpassung für Antennen verwenden.

4. Industrielle Steuerungen

Priorität: Haltbarkeit und Störfestigkeit.
Kompromiss: Robustheit vor Miniaturisierung.
Empfehlung: Größere Abstände zur Vermeidung von Lichtbögen und hoch-TG-Materialien für Temperaturbeständigkeit verwenden.

5. Automobilanwendungen

Priorität: Zuverlässigkeit unter Vibration und thermischer Wechselbeanspruchung.
Kompromiss: Strenge Validierungstests erhöhen die Vorlaufzeit.
Empfehlung: Fertigung nach IPC Klasse 3 Standard vorschreiben.

6. Hochfrequenz / HF

Priorität: Signalreinheit.
Kompromiss: Teure Substratmaterialien (wie Rogers oder Teflon).
Empfehlung: Die Dielektrizitätskonstante streng kontrollieren; Standard-FR4 kann zu stark variieren.

Vom Design zur Fertigung (Implementierungs-Checkpoints)

Nachdem das richtige Szenario ausgewählt wurde, muss die Designphase methodisch durchgeführt werden. Dieser Abschnitt des Doppelschicht-Leiterplatten-Tutorials beschreibt die spezifischen Checkpoints, um vom Konzept zu einer physischen Platine zu gelangen.

1. Schaltplanerfassung

Empfehlung: Sicherstellen, dass jeder Pin logisch verbunden ist.
Risiko: Unverbundene Netze führen zu fehlenden Leiterbahnen.
Akzeptanz: Führen Sie eine elektrische Regelprüfung (ERC) in Ihrer CAD-Software durch.

2. Bauteilplatzierung

Empfehlung: Gruppieren Sie verwandte Komponenten, um die Leiterbahnlänge zu minimieren.
Risiko: Eine verstreute Platzierung erhöht das Rauschen und die Routing-Schwierigkeit.
Akzeptanz: Visuelle Inspektion der "Ratsnest"-Linien auf minimale Überkreuzungen.

3. Benennung der PCB-Lagen

Empfehlung: Verwenden Sie Standardkonventionen (Top, Bottom, Silk_Top, Mask_Top).
Risiko: Der Hersteller verwechselt die Lötseite mit der Bauteilseite.
Akzeptanz: Überprüfen Sie, ob die Lagennamen den Anforderungen des Fertigers entsprechen.

4. Routing und Vias

Empfehlung: Routen Sie zuerst Strom und Masse, dann kritische Signale.
Risiko: Platzmangel für Leistungsebenen.
Akzeptanz: 100% gerouteter Status in CAD-Tools.

5. Kupferfüllung (Masseebene)

Empfehlung: Füllen Sie leere Bereiche auf beiden Lagen mit Massekupfer.
Risiko: "Inseln" aus unverbundenem Kupfer können als Antennen wirken.
Akzeptanz: Überprüfen Sie, ob alle Füllungen mit dem Masse-Netz verbunden sind.

6. Siebdruck-Bereinigung

Empfehlung: Verschieben Sie Text von Pads und Vias weg.
Risiko: Tinte auf Pads verhindert das Löten.
Akzeptanz: Visuelle Überprüfung, dass kein Text lötbare Bereiche überlappt.

7. Bohrerdatei-Tutorial (Generierung)

Empfehlung: Exportieren Sie NC-Bohrerdateien im Excellon-Format.
Risiko: Nicht übereinstimmende Koordinaten zwischen Bohrlöchern und Kupfer-Pads.
Abnahme: Bohrerdateien und Gerbers in einen Viewer laden, um die Ausrichtung zu überprüfen.

8. Design Rule Check (DRC)

Empfehlung: Regeln basierend auf den Fähigkeiten Ihres Herstellers festlegen (z.B. APTPCB Standardregeln).
Risiko: Fertigungsfehler aufgrund zu eng beieinander liegender Leiterbahnen.
Abnahme: Null Fehler im finalen DRC-Bericht.

9. Gerber-Export

Empfehlung: Exportieren Sie im RS-274X-Format, das Blenden-Definitionen enthält.
Risiko: Fehlende Lagen oder undefinierte Formen.
Abnahme: Verwenden Sie einen Gerber Viewer, um jede Lage zu überprüfen.

10. DFM-Überprüfung

Empfehlung: Senden Sie Dateien für eine Vorproduktionsprüfung.
Risiko: Versteckte Probleme wie Säurefallen oder Splitter.
Abnahme: Genehmigungsbericht vom CAM-Ingenieur.

Häufige Fehler (und der richtige Ansatz)

Selbst mit einer Checkliste tappen Designer während der Implementierungsphase oft in bestimmte Fallen. Die Vermeidung dieser Fehler spart Zeit und reduziert Ausschuss.

Falsches Spiegeln von Komponenten:
- Fehler: Komponenten auf der Unterseite platzieren, ohne das Footprint zu spiegeln.
- Korrektur: Verwenden Sie immer den Befehl „Flip“ oder „Mirror“ in CAD, wenn Sie Teile auf die Unterseite verschieben.
Säurefallen ignorieren:
- Fehler: Leiterbahnen in spitzen Winkeln (weniger als 90 Grad) verlegen.
- Korrektur: Verwenden Sie 45-Grad-Winkel, um zu verhindern, dass sich Säure während des Ätzens ansammelt.
Unzureichender Kantenabstand:

Fehler: Kupfer zu nah am Platinenrand platzieren.
Korrektur: Halten Sie Kupfer mindestens 0,3 mm (12mil) vom Rand entfernt, um Schnittschäden zu vermeiden.

Fehlende Lötstopplackstege (Missing Solder Mask Dams):

Fehler: Pads so nah platzieren, dass die Maske dazwischen zu dünn zum Drucken ist.
Korrektur: Sorgen Sie für ausreichend Abstand für einen "Steg", um Lötbrücken zu verhindern.

Zweideutige Bohrsymbole:

Fehler: Verwendung desselben Symbols für verschiedene Lochgrößen in der Dokumentation.
Korrektur: Erstellen Sie eine klare Bohrtabelle mit eindeutigen Symbolen für jede Werkzeuggröße.

Übermäßige Abhängigkeit von Autoroutern:

Fehler: Der Software vertrauen, kritische Strom- oder Signalpfade zu routen.
Korrektur: Empfindliche Leitungen manuell routen; Autorouter nur für unkritische Verbindungen verwenden.

Vernachlässigung von Wärmefallen (Thermal Reliefs):

Fehler: Pads direkt mit großen Kupferflächen verbinden.
Korrektur: Verwenden Sie Wärmefallen-Speichen, um das Löten zu erleichtern.

Falsche Dateiskalierung:

Fehler: Gerbers in einem anderen Maßstab als 1:1 exportieren.
Korrektur: Überprüfen Sie immer, ob die Exporteinstellungen auf den Maßstab 1:1 eingestellt sind.

FAQ

F: Was ist die Standarddicke für eine doppellagige Leiterplatte? A: Der Industriestandard beträgt 1,6 mm (0,062 Zoll), aber Dicken von 0,4 mm bis 3,2 mm sind je nach Anwendung üblich.

F: Kann ich eine doppellagige Leiterplatte für Hochgeschwindigkeitssignale verwenden? A: Ja, vorausgesetzt, Sie halten eine durchgehende Massefläche auf einer Seite aufrecht, um die Impedanz zu kontrollieren und einen Rückweg bereitzustellen.

F: Wie verhält sich der Preis im Vergleich zu einlagigen Platinen? A: Doppellagige Platinen sind aufgrund des Plattierungsprozesses für Vias etwas teurer, aber der Unterschied ist bei kleinen bis mittleren Stückzahlen vernachlässigbar.

F: Welche Dateien muss ich für die Fertigung senden? A: Sie benötigen typischerweise Gerber-Dateien für alle Kupfer-, Masken- und Siebdruckschichten, plus eine NC-Bohrdatei und eine IPC-Netzliste.

F: Was ist die minimale Via-Größe, die APTPCB herstellen kann? A: Standard-Mechanikbohrer gehen bis zu 0,2 mm oder 0,15 mm. Laserbohrer (für HDI) können kleiner sein, kosten aber mehr.

F: Benötige ich eine Lötstoppmaske auf beiden Seiten? A: Ja, bei doppellagigen Platinen wird die Lötstoppmaske normalerweise auf beiden Seiten angebracht, um Leiterbahnen zu schützen und Brücken zu verhindern.

F: Wie gehe ich mit hohem Strom auf einer doppellagigen Platine um? A: Verwenden Sie breitere Leiterbahnen, dickeres Kupfer (2oz oder 3oz) und lassen Sie die Lötstoppmaske bei Hochstromleiterbahnen weg, um beim Bestücken Lot hinzuzufügen.

F: Was ist der Unterschied zwischen durchkontaktierten und nicht durchkontaktierten Löchern? A: Durchkontaktierte Löcher (PTH) haben Kupfer im Inneren, um Schichten zu verbinden; nicht durchkontaktierte Löcher (NPTH) sind für Befestigungsschrauben und leiten keinen Strom.

F: Kann ich eine unterbrochene Leiterbahn auf einer doppellagigen Platine reparieren? A: Ja, normalerweise durch Löten eines Drahtbrücke (Lackdraht) zwischen den beiden verbundenen Punkten.

F: Warum stimmt meine Bohrdatei nicht mit meiner Gerber-Datei überein? A: Dies liegt oft an unterschiedlichen Koordinatenformaten (z.B. 2:4 vs 2:5) oder Nulldarstellungs-Einstellungen. Überprüfen Sie dies immer in einem Viewer.

Glossar (Schlüsselbegriffe)

Begriff	Definition
Via	Ein plattiertes Loch, das Kupferbahnen auf verschiedenen Schichten verbindet.
Pad	Freiliegende Kupferfläche zum Löten von Bauteilpins.
FR4	Das gebräuchlichste flammhemmende Glasfaser-Epoxid-Substrat.
Lötstopplack	Schutzschicht (meist grün), die Lötbrücken verhindert.
Siebdruck	Tintenschicht, die für Bauteilbeschriftungen und Logos verwendet wird.
Gerber-Datei	Das Standard-Vektorformat zur Beschreibung von Leiterplattenbildern.
NC-Bohrdatei	Eine Datei, die Koordinaten und Werkzeuggrößen zum Bohren von Löchern enthält.
HASL	Hot Air Solder Leveling; eine gängige Oberflächenveredelung.
ENIG	Chemisch Nickel/Immersionsgold; eine flache, korrosionsbeständige Oberfläche.
DRC	Design Rule Check; Software-Überprüfung von Layout-Beschränkungen.
Netlist	Eine Liste aller elektrischen Verbindungen im Design.
Stackup	Die Anordnung von Kupfer- und Isolationsschichten in der Leiterplatte.
Rat's Nest	Visuelle Linien im CAD, die ungeroutete Verbindungen zeigen.
Clearance	Der minimale Abstand, der zwischen zwei leitenden Elementen erforderlich ist.

Fazit (nächste Schritte)

Die Beherrschung des Prozesses des Doppelschicht-Leiterplatten-Tutorials ist für jeden Elektronikentwickler unerlässlich. Indem Sie die Metriken verstehen, die richtigen Designparameter auswählen und Ihre Dateien rigoros validieren, gewährleisten Sie einen reibungslosen Übergang vom Prototyp zur Produktion. Doppelschichtplatinen bieten die Vielseitigkeit, die für die meisten Anwendungen benötigt wird, von einfachen Controllern bis hin zu komplexen IoT-Geräten.

Wenn Sie bereit für die Fertigung sind, stellen Sie sicher, dass Ihre Gerber-Dateien, Bohrerdaten und Stackup-Spezifikationen bereitliegen. APTPCB ist darauf ausgelegt, Ihre Anforderungen präzise und schnell zu bearbeiten. Führen Sie immer eine abschließende DFM-Prüfung vor der Einreichung durch, um Verzögerungen zu vermeiden. Beginnen Sie Ihr Projekt noch heute, indem Sie Ihr Design anhand der oben aufgeführten Prüfpunkte überprüfen.