Ingenieure, die heterogene Integrationspakete entwickeln, stehen oft vor einem kritischen Engpass: die Beschaffung von EMIB-Interconnect-Board-Prototypen in Kleinserie, ohne sich zu Massenproduktionsmengen zu verpflichten. Im Gegensatz zu Standard-Leiterplatten erfordern Substrate für Embedded Multi-die Interconnect Bridge (EMIB) eine präzise Hohlraumbildung, extreme Ebenheitskontrolle und fortschrittliches Materialhandling, um die Siliziumbrücke zu unterstützen, die mehrere Dies verbindet.

Bei APTPCB (APTPCB PCB Factory) verstehen wir, dass der Übergang von der Simulation zur physischen Hardware flexible Fertigungskapazitäten erfordert. Dieser Leitfaden behandelt die wesentlichen Spezifikationen, Prozessschritte und Fehlerbehebungsprotokolle für die erfolgreiche Herstellung von EMIB-fähigen Substraten in kleinen Stückzahlen. Ganz gleich, ob Sie eine Chiplet-Architektur validieren oder ein neues High-Performance-Computing (HPC)-Design testen, diese Regeln werden Ihnen helfen, die Komplexität fortschrittlicher Gehäusesubstrate zu meistern.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Board-Kleinserien: Kurzantwort (30 Sekunden)

Für Ingenieure, die eine schnelle Machbarkeitsprüfung benötigen, sind hier die Kernfakten der Herstellung von EMIB-Interconnect-Board-Kleinserien:

• Hohlraumpräzision ist nicht verhandelbar: Das Substrat muss einen Hohlraum für die Siliziumbrücke aufweisen, dessen Tiefentoleranzen typischerweise innerhalb von ±10µm bis ±15µm liegen, um eine planare Die-Platzierung zu gewährleisten.
• Materialauswahl treibt Kosten an: Verlustarme Materialien wie ABF (Ajinomoto Build-up Film) oder hochwertiges BT (Bismaleimid-Triazin) sind Standard; Standard-FR4 ist selten ausreichend für die von der Bridge-Schnittstelle geforderte Signalintegrität.
• NRE ist höher als bei Standard-HDI: Selbst bei geringen Stückzahlen sind die Non-Recurring Engineering (NRE)-Kosten aufgrund der Laserprogrammierung für Kavitäten und spezieller Laminierwerkzeuge erheblich.
• Ausrichtungsmarkierungen sind entscheidend: Sie müssen spezifische Fiducials um die Bridge-Kavität herum anbringen, damit die Bestückungsanlagen (und die Bildgebungssysteme der Leiterplattenfertigung) die Schichten mit einer Genauigkeit von <5µm ausrichten können.
• Verzugskontrolle: Das Substrat muss eine Ebenheit (Koplanarität) von unter 0,1 % über die gesamte Gehäusefläche beibehalten, um Rissbildung der Bridge während des Reflow-Lötens zu verhindern.
• Lieferzeit: Rechnen Sie mit 4 bis 6 Wochen für EMIB-Interconnect-Board-Prototypen in geringer Stückzahl aufgrund der erforderlichen sequenziellen Laminierungs- und Verifizierungsschritte.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Boards in geringer Stückzahl angewendet werden (und wann nicht)

Zu verstehen, wann eine eingebettete Bridge-Architektur gegenüber einem Standard-Interposer oder einem organischen Substrat eingesetzt werden sollte, ist entscheidend für den Projekterfolg.

Wann EMIB-Interconnect-Boards in geringer Stückzahl verwendet werden sollten

• Heterogene Integrations-Prototypenentwicklung: Beim Kombinieren von Dies aus verschiedenen Prozessknoten (z. B. eine 5nm-CPU mit einem 14nm-I/O-Die) und wenn Sie die Verbindungsleistung physisch validieren müssen.
• High-Bandwidth Memory (HBM) Testing: Wenn Ihr Design eine extrem dichte Verdrahtung zwischen einem Prozessor und HBM-Stacks erfordert, die die Fähigkeiten der Standard-HDI-Leiterplattentechnologie übersteigt.
• Kostensensitive Hochleistung: Wenn ein vollständiger Silizium-Interposer (2.5D) für die Anwendung zu teuer ist und Sie die Kosteneffizienz des Brückenansatzes in kleinem Maßstab testen möchten.
• Formfaktor-Einschränkungen: Wenn die Z-Höhe minimiert werden muss und das Einbetten der Verbindungsbrücke in das Substrat dazu beiträgt, das Gesamtpaketprofil zu reduzieren.

Wann NICHT verwenden

• Einfache Die-zu-Die-Kommunikation: Wenn die Standard-Verdrahtung auf organischem Substrat (RDL) die Datenraten bewältigen kann, fügt EMIB unnötige Kosten und Komplexität hinzu.
• Ultra-kostengünstige Konsumgüter: Die Herstellungsschritte für die Hohlraumerzeugung und das Einbetten der Brücke sind für Einweg-Unterhaltungselektronik im Allgemeinen zu kostspielig.
• Schnelle 24-Stunden-Bearbeitung: Die Komplexität der Fertigung von EMIB-Verbindungsplatinen in geringen Stückzahlen verhindert "Schnelldurchlauf"-Geschwindigkeiten, die für Standard-Rigid-Boards typisch sind.
• Designs mit lockeren Toleranzen: Wenn Ihr Design strenge Designregeln bezüglich Sperrzonen und Mikrovias-Aspektverhältnissen nicht tolerieren kann, wird die Ausbeute nahe Null liegen.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Verbindungsplatinen-Regeln und -Spezifikationen für geringe Stückzahlen (Schlüsselparameter und Grenzen)

Um die Herstellbarkeit zu gewährleisten, müssen Ihre Konstruktionsdaten strenge Parameter einhalten. Die folgende Tabelle beschreibt die kritischen Regeln für die Fertigung von EMIB-Interconnect-Boards in Kleinserie.

Regelkategorie	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Missachtung
Hohlraumtiefentoleranz	±10µm bis ±15µm	Stellt sicher, dass die Siliziumbrücke bündig mit der Substratoberfläche sitzt, um eine erfolgreiche Die-Befestigung zu ermöglichen.	Laserprofilometrie oder Querschnittsanalyse.	Brücke ragt hervor oder sinkt ein, was zu offenen Verbindungen oder Die-Rissen führt.
Hohlraum X/Y Toleranz	±30µm	Stellt sicher, dass die Brücke ohne Verschiebung oder Spannung in den Schlitz passt.	AOI (Automatisierte Optische Inspektion) und KMG (Koordinatenmessgerät).	Brücke kann nicht eingesetzt werden oder schwimmt während der Montage übermäßig.
Dielektrisches Material	Niedriger Dk/Df (z.B. ABF, Megtron 6/7)	Minimiert Signalverluste bei Hochgeschwindigkeitssignalen, die die Brücke durchqueren.	Materialdatenblatt und Impedanzprüfung.	Signalintegritätsfehler bei hohen Frequenzen (25 Gbit/s+).
Leiterbahnbreite/-abstand (L/S)	15µm/15µm (Substrat-RDL)	Erforderlich, um hochdichte Bumps von der Brücke auszufächern.	REM (Rasterelektronenmikroskop) oder hochauflösendes AOI.	Kurzschlüsse oder Unfähigkeit, alle Signale zu routen.
Mikrovia-Aspektverhältnis	0.8:1 bis 1:1	Gewährleistet eine zuverlässige Beschichtung in kleinen Blindvias.	Querschnittsanalyse von Coupons.	Unvollständige Beschichtung führt zu intermittierenden offenen Stromkreisen.
Oberflächenveredelung	ENEPIG oder SOP (Solder on Pad)	Bietet eine flache, drahtbondfähige und lötbare Oberfläche für die Feinrastermontage.	Röntgenfluoreszenz (RFA) zur Dickenmessung.	Schlechte Verbindungszuverlässigkeit oder "Black Pad"-Defekte.
Verzug (Wölbung/Verdrehung)	< 0,1 % (Raumtemperatur & Reflow)	Kritisch für die Montage großer Dies und Brücken.	Schatten-Moiré-Interferometrie.	Montagefehler; Dies stellen keinen Kontakt zu allen Bumps her.
Registriergenauigkeit	< 10µm (Schicht zu Schicht)	Stellt sicher, dass Vias in dichten Designs mit den richtigen Innenlagen-Pads verbunden sind.	Röntgenbohrausrichtungsprüfung.	Interne Kurzschlüsse oder Unterbrechungen; Ausschussplatine.
Lötstoppmaskenöffnung	1:1 oder etwas größer als Pad (NSMD)	Definiert den Lötbereich für Flip-Chip-Bumps.	AOI.	Lötbrücken oder unzureichendes Lötvolumen.
Kupferdicke	12µm bis 18µm (Basis)	Dünneres Kupfer ermöglicht eine feinere Ätzung dichter Leiterbahnen.	Querschnitt.	Überätzung oder Unterätzung feiner Leiterbahnen.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Verbindungsplatine Schritte zur Implementierung bei geringem Volumen (Prozessprüfpunkte)

Die Herstellung dieser Platinen erfordert einen modifizierten Ablauf im Vergleich zu Standard-Leiterplatten. Hier ist der Schritt-für-Schritt-Prozess für die Ausführung von EMIB-Verbindungsplatinen mit geringem Volumen.

1. Lagenaufbau & Materialdefinition:
   • Aktion: Wählen Sie ein Kernmaterial mit einem Wärmeausdehnungskoeffizienten (WAK), der möglichst eng an Silizium (ca. 3-5 ppm/°C) angepasst ist, oder verwenden Sie organische Materialien mit hohem Modul.

• Prüfung: Materialverfügbarkeit für Kleinserien überprüfen.

2. Innenlagenstrukturierung:
   • Aktion: Innenlagen mittels semi-additiver Prozesse (SAP) oder modifizierter semi-additiver Prozesse (mSAP) bearbeiten, um feine Leiterbahnbreiten zu erzielen.
   • Prüfung: AOI-Inspektion auf Kurzschlüsse/Unterbrechungen vor der Laminierung.
3. Hohlraumbildung:
   • Aktion: Den Hohlraum für die Brücke mittels CO2-/UV-Laserablation oder mechanischem Fräsen mit kontrollierter Tiefe erzeugen. Dies ist der kritischste Schritt in der EMIB-Verbindungsplatinen-Kleinserienfertigung.
   • Prüfung: Hohlraumtiefe an 5 Punkten (Ecken + Mitte) messen, um Gleichmäßigkeit zu gewährleisten.
4. Laminierungszyklus:
   • Aktion: Die Aufbau-Lagen laminieren. Falls die Brücke während der Laminierung eingebettet wird (selten bei einfachen Substraten, üblich bei fortgeschrittenen), sicherstellen, dass der Harzfluss die Kontaktflächen nicht füllt.
   • Prüfung: Röntgeninspektion zur Überprüfung der Lagenjustierung nach dem Pressen.
5. Laserbohren & Plattieren:
   • Aktion: Mikro-Vias bohren, um die Brücken-Landeflächen mit dem Rest des Substrats zu verbinden.
   • Prüfung: Desmear-Qualitätsprüfung zur Sicherstellung einer sauberen Kupferverbindung.
6. Oberflächenveredelung:
   • Aktion: ENEPIG (stromloses Nickel, stromloses Palladium, Tauchgold) für eine robuste Schnittstelle auftragen.
   • Prüfung: Gold- und Palladiumdicke mittels RFA überprüfen.
7. Elektrische Prüfung:
   • Aktion: Flying-Probe-Tests durchführen, die auf feine Rastermaße zugeschnitten sind.

• Prüfung: 100% Netzlistenverifizierung gemäß IPC-356D-Daten.

8. Endgültige Qualitätskontrolle (FQC):
   • Aktion: Überprüfung auf kosmetische Mängel, Verzug und Sauberkeit der Kavität.
   • Prüfung: Erstellung eines Erstmusterprüfberichts (FAI).

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Boards in Kleinserien (Fehlermodi und Korrekturen)

Auch bei sorgfältiger Planung können Fehler auftreten. Verwenden Sie diese Anleitung zur Fehlerbehebung bei häufigen Problemen in EMIB-Interconnect-Board-Kleinserien.

1. Variation der Kavitätstiefe

• Symptom: Die Siliziumbrücke sitzt zu hoch (beeinträchtigt den oberen Chip) oder zu tief (Verbindungsfehler).
• Ursache: Inkonsistente Laserleistung oder Variationen der Dielektrikumdicke.
• Behebung: Kalibrieren Sie die Lasertiefe mit einem Opfercoupon aus demselben Produktionspanel.
• Prävention: Verwenden Sie Materialien mit engen Dickentoleranzen und implementieren Sie eine Echtzeit-Tiefenmessung während des Routings.

2. Substratverzug

• Symptom: Die Platine wölbt sich während des Reflow-Lötens, was zu einer Fehlausrichtung der Brücke oder des Chips führt.
• Ursache: Asymmetrische Kupferverteilung oder nicht übereinstimmende Wärmeausdehnungskoeffizienten (CTE) zwischen Kern- und Aufbau-Schichten.
• Behebung: Verwenden Sie ein schweres Kupferausgleichsmuster auf ungenutzten Schichten (Thieving), um Spannungen auszugleichen.
• Prävention: Simulieren Sie Stapelspannungen während der Designphase; verwenden Sie Kernmaterialien mit niedrigem CTE.

3. Mikrovia-Rissbildung

• Symptom: Zeitweiliger Signalausfall nach thermischer Zyklisierung.
• Ursache: Z-Achsen-Ausdehnung des Dielektrikums beansprucht die Kupferplattierung.
• Behebung: Erhöhen Sie die Duktilität der Beschichtung oder wechseln Sie zu einem Material mit niedrigerem Z-Achsen-Wärmeausdehnungskoeffizienten (CTE).
• Prävention: Halten Sie sich an strenge Aspektverhältnisregeln (0,8:1), um eine robuste Beschichtung zu gewährleisten.

4. Pad-Oxidation / Schlechte Lötbarkeit

• Symptom: Lötperlen benetzen die Pads innerhalb des Hohlraums oder auf der Oberfläche nicht.
• Ursache: Verunreinigungen, die vom Hohlraumbildungsprozess zurückbleiben, oder schlechte Abscheidung der Oberflächenveredelung.
• Behebung: Plasmareinigung vor dem Auftragen der Oberflächenveredelung.
• Prävention: Implementierung strenger Reinigungszyklen und Zeitlimits zwischen den Prozessschritten.

5. Registrierungsfehler

• Symptom: Vias werden leicht außermittig gebohrt, wodurch der Annularring unterbrochen wird.
• Ursache: Materialskalierung (Schrumpfung/Ausdehnung) während der Laminierung.
• Behebung: Anwenden von Skalierungsfaktoren auf die Bohrdaten basierend auf dem historischen Materialverhalten.
• Prävention: Einsatz von Röntgenoptimierung für die Bohrausrichtung auf jeder Platte.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Verbindungsplatine für geringe Stückzahlen (Designentscheidungen und Kompromisse)

Bei der Spezifikation eines Projekts für eine EMIB-Verbindungsplatine für geringe Stückzahlen wählen Sie oft zwischen verschiedenen fortschrittlichen Gehäusetechnologien. Hier erfahren Sie, wie Sie die richtige Wahl treffen.

EMIB-Substrat vs. Silizium-Interposer (2.5D)

• Kosten: EMIB-Substrate sind im Allgemeinen kostengünstiger als vollständige Silizium-Interposer, da Silizium nur für die kleine Brücke und nicht für die gesamte Basis verwendet wird.
• Leistung: Silizium-Interposer bieten eine etwas höhere Dichte, aber EMIB bietet eine bessere elektrische Leistung für die Stromversorgung (da der Chip direkt mit dem organischen Substrat für die Stromversorgung verbunden ist).
• Verfügbarkeit für Kleinserien: Silizium-Interposer erfordern oft eine Wafer-Level-Verarbeitung, die hohe Mindestmengen hat. EMIB-Substrate können in Plattenform hergestellt werden, wodurch EMIB-Interconnect-Boards für Kleinserien bei Leiterplattenherstellern wie APTPCB leichter zugänglich sind.

Materialauswahl: ABF vs. BT vs. High-Tg FR4

• ABF (Ajinomoto Build-up Film): Der Goldstandard für Hochleistungsrechner. Ausgezeichnete Ebenheit und Feinleiterfähigkeit, aber teuer und zerbrechlich.
• BT (Bismaleimid-Triazin): Gutes Gleichgewicht zwischen Kosten und mechanischer Stabilität. Wird oft für Speichergehäuse verwendet.
• High-Tg FR4: Generell nicht für EMIB empfohlen aufgrund von Oberflächenrauheit und CTE-Fehlanpassung, es sei denn, die Brücken-Interconnect-Dichte ist sehr gering.

Lieferantenfähigkeit

Wählen Sie einen Partner, der zur NPI-Kleinserien-Leiterplattenfertigung fähig ist und speziell Hohlraum-Leiterplatten oder eingebettete Komponenten auflistet. Standard-Leiterplattenhersteller verfügen nicht über die Messtechnik, um Hohlraumtiefen von ±10µm zu überprüfen.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Board Kleinserien FAQ (Kosten, Lieferzeit, häufige Defekte, Abnahmekriterien, DFM-Dateien)

F: Was ist der typische Kostentreiber für EMIB-Interconnect-Boards in Kleinserien? A: Die Hauptkostentreiber sind das Material (ABF/spezialisiertes Prepreg), die Laserbearbeitungszeit für Kavitäten und der Ertragsverlust, der mit der Feinrasterbearbeitung verbunden ist. Die NRE-Kosten für Werkzeuge und Prüfvorrichtungen sind ebenfalls höher als bei Standard-Leiterplatten.

Q: Was ist die Standardlieferzeit für diese Prototypen? A: Eine typische EMIB-Interconnect-Board-Kleinserienfertigung dauert 4 bis 6 Wochen. Dies beinhaltet technische Fragen (EQ), Laminierungszyklen und komplexe Tests. Beschleunigte Dienste sind aufgrund der Physik des Prozesses selten verfügbar.

Q: Kann ich Standard-Gerber-Dateien für EMIB-Designs verwenden? A: Während Gerber X2 akzeptabel ist, werden ODB++ oder IPC-2581 bevorzugt. Diese Formate enthalten intelligente Daten bezüglich des Lagenaufbaus und der Netzwerkkonnektivität, was entscheidend für die Überprüfung der Kavitätenplatzierung und -tiefe ist.

Q: Wie testen Sie die Verbindungen zur eingebetteten Brücke? A: Da die Brücke oft später montiert wird, wird das Substrat auf Durchgängigkeit bis zu den Landepads getestet. Wir verwenden spezialisierte Flying-Probe-Tester, die Pads von nur 50 µm Größe treffen können.

Q: Was sind die Abnahmekriterien für die Kavität? A: Die Abnahme basiert auf Tiefe (Z-Achse), X/Y-Abmessungen und Bodenplanheit. Der Boden der Kavität muss frei von Harzrückständen sein und freiliegende Pads (falls vorhanden) aufweisen, die sauber und lötbar sind.

Q: Übernimmt APTPCB die Montage der Siliziumbrücke? A: APTPCB konzentriert sich auf die Herstellung der hochpräzisen Verbindungsplatine (Substrat). Die eigentliche Platzierung der Siliziumbrücke und der Chips wird typischerweise von einem OSAT (Outsourced Semiconductor Assembly and Test) Anbieter übernommen, obwohl wir bei DFM unterstützen können, um sicherzustellen, dass unsere Platinen zu deren Montagelinien passen.

Q: Was ist das Mindestvolumen für eine Bestellung? A: Für EMIB-Verbindungsplatinen mit geringem Volumen können wir bereits 5-10 Panels verarbeiten. Dies ermöglicht eine Ausbeute von mehreren Dutzend bis zu einigen hundert Einheiten, abhängig von der Gehäusegröße.

Q: Wie unterscheidet sich DFM für EMIB-Platinen? A: DFM-Richtlinien für EMIB konzentrieren sich stark auf Materialbewegung (Skalierung), Hohlraum-Seitenverhältnisse und Kupferbalance. Standard-Leiterplatten-DFM-Prüfungen sind unzureichend; Sie benötigen eine Überprüfung, die 3D-Merkmale berücksichtigt.

Q: Können Sie "verlustarme EMIB-Verbindungsplatinen"-Varianten herstellen? A: Ja. Wir verwenden verlustarme Materialien wie Panasonic Megtron 6/7 oder Isola Tachyon, um sicherzustellen, dass das Substrat nicht zum Engpass für Hochgeschwindigkeitssignale wird, die die Brücke betreten oder verlassen.

Q: Was passiert, wenn der Hohlraum zu tief ist? A: Wenn der Hohlraum zu tief ist, sitzt die Brücke zu tief. Dies erfordert, dass der Montageprozess übermäßiges Lot oder Underfill verwendet, was zu unvorhersehbarer HF-Leistung oder mechanischem Versagen führen kann.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Verbindungsplatinen mit geringem Volumen (verwandte Seiten und Tools)

• Fortschrittliche Leiterplattenfertigung: Entdecken Sie unsere Fähigkeiten für komplexe Substrate und nicht-standardisierte Aufbauten.
• HDI-Leiterplattentechnologie: Verstehen Sie die Microvia- und Feinleitertechnologien, die die Grundlage von EMIB-Substraten bilden.
• NPI-Kleinserienfertigung: Erfahren Sie, wie wir Kleinserien mit hoher Komplexität ohne Massenproduktionsverpflichtungen bearbeiten.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Board-Glossar für Kleinserien (Schlüsselbegriffe)

Begriff	Definition
EMIB	Embedded Multi-die Interconnect Bridge. Eine Technologie, die eine in ein Substrat eingebettete Siliziumbrücke verwendet, um Dies zu verbinden.
Hohlraum-Leiterplatte	Eine Leiterplatte mit einem vertieften Bereich (Hohlraum), der durch Laser- oder mechanisches Fräsen erzeugt wird, um eine Komponente aufzunehmen.
RDL (Redistributionsschicht)	Metallschichten auf einem Die oder Substrat, die I/O-Pads an andere Stellen leiten.
UBM (Under Bump Metallisierung)	Die Metallschnittstellenschicht zwischen dem Kupferpad und dem Lot-Bump.
Bump-Raster	Der Mittenabstand zwischen benachbarten Lot-Bumps.
WAK (Wärmeausdehnungskoeffizient)	Ein Maß dafür, wie stark sich ein Material beim Erhitzen ausdehnt. Eine Fehlanpassung verursacht Verzug.
ABF	Ajinomoto Build-up Film. Ein dominantes Isoliermaterial für High-End-IC-Substrate.
Sperrzone (KOZ)	Ein Bereich um den Hohlraum oder die Brücke, in dem keine anderen Komponenten oder Leiterbahnen platziert werden dürfen.
Passermarke	Eine optische Ausrichtungsmarke, die von Maschinen verwendet wird, um Schichten auszurichten oder Komponenten zu platzieren.
Ebenheit	Der Grad der Flachheit einer Oberfläche. Kritisch für den Hohlraumboden.
mSAP	Modifizierter Semi-Additiver Prozess. Eine Herstellungsmethode zur Erzeugung sehr feiner Kupferleiterbahnen (<25µm).
Interposer	Eine elektrische Schnittstelle, die eine Verbindung zwischen einem Sockel oder einer Verbindung zu einer anderen herstellt (oft Silizium oder Glas).

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Board Kleinserien

Bereit, Ihr fortschrittliches Gehäusedesign zu validieren? APTPCB bietet spezialisierte DFM-Überprüfungen für EMIB-Interconnect-Board Kleinserien-Projekte an, um potenzielle Ertragsrisiken vor Beginn der Fertigung zu identifizieren.

Um ein genaues Angebot zu erhalten, geben Sie bitte an:

1. Gerber/ODB++-Dateien: Einschließlich spezifischer Schichten, die den Hohlraumbereich definieren.
2. Lagenaufbauzeichnung: Angabe der Materialien (z.B. ABF, BT) und Dielektrikumdicken.
3. Hohlraumzeichnung: Detaillierte X-, Y- und Z-Abmessungen mit Toleranzen.
4. Menge: Die Anzahl der Teile oder Panels, die für Ihren NPI-Lauf benötigt werden.

Substrate für Embedded Multi-die Interconnect Bridge (EMIB)-Interconnect-Board Kleinserien nächste Schritte

Die erfolgreiche Ausführung eines EMIB-Interconnect-Board-Kleinserienbaus erfordert einen Fertigungspartner, der Ihren Prototyp mit der Strenge eines Luft- und Raumfahrtprodukts behandelt. Durch die Kontrolle der Hohlraumtiefe, das Management des Materialverzugs und die Einhaltung strenger DFM-Regeln können Sie die Hochdichte-Interconnect-Leistung von massenproduzierten Siliziumbrücken in einer Kleinserienumgebung erzielen. Stellen Sie sicher, dass Ihr Datenpaket vollständig ist, validieren Sie Ihre Materialauswahl und fahren Sie mit einem Fertigungsplan fort, der für die fortschrittliche heterogene Integration entwickelt wurde.

Related links

• HDI-Leiterplattentechnologie
• NPI-Kleinserien-Leiterplattenfertigung
• DFM-Richtlinien
• Fortschrittliche Leiterplattenfertigung