Halbbrücken-Leiterplatte: Designspezifikationen, Layout-Regeln und Fehlerbehebungsanleitung

Das Design einer robusten Halbbrücken-Leiterplatte (PCB) erfordert strikte Beachtung von parasitären Induktivitäten, Wärmemanagement und Hochspannungsisolation. Als grundlegende Topologie in der Leistungselektronik – verwendet in DC-DC-Wandlern, Motorsteuerungen und Wechselrichtern – verzeiht die Halbbrückenschaltung keine schlechte Anordnung. Ein geringfügiges Versehen in der Gate-Treiber-Schleife oder Leistungsschleife kann zu katastrophalem Durchschuss, übermäßigem Klingeln oder Ausfällen durch elektromagnetische Interferenz (EMI) führen.

Bei APTPCB (APTPCB PCB Factory) fertigen wir hochzuverlässige Leistungsplatinen für Industrie- und Automobilanwendungen. Dieser Leitfaden bietet die spezifischen Regeln, Implementierungsschritte und Fehlerbehebungsprotokolle, die erforderlich sind, um eine Halbbrücken-Leiterplatte vom Schaltplan bis zur Massenproduktion zu bringen.

Halbbrücken-Leiterplatte: Kurzantwort (30 Sekunden)

Für Ingenieure, die eine sofortige Validierung eines Designs benötigen, sind dies die kritischen, nicht verhandelbaren Punkte für eine funktionale Halbbrücken-Leiterplatte:

Minimierung der Leistungsschleifeninduktivität: Der Pfad vom positiven Anschluss des DC-Zwischenkreis-Kondensators, durch den High-Side-MOSFET, den Low-Side-MOSFET und zurück zum negativen Anschluss des Kondensators muss so kurz und breit wie physisch möglich sein, um Spannungsspitzen ($V = L \cdot di/dt$) zu verhindern.
Platzierung des Gate-Treibers: Platzieren Sie den Gate-Treiber-IC innerhalb von 10 mm von den MOSFETs. Die Gate-Leiterbahn und der Rückweg (Source/Emitter) müssen parallel oder gestapelt verlaufen, um die Schleifenfläche zu minimieren und eine Fehlauslösung zu verhindern.
Bootstrap-Kondensator-Priorität: Für den High-Side-Antrieb muss der Bootstrap-Kondensator unmittelbar neben den Treiber-IC-Pins ($V_{B}$ und $V_{S}$) mit direkten, niederimpedanten Leiterbahnen platziert werden.
Thermische Vias sind obligatorisch: Verlassen Sie sich nicht ausschließlich auf Oberflächenkupfer zur Kühlung. Verwenden Sie ein Gitter aus thermischen Vias (0,3 mm Loch, 0,6 mm Raster) unter den freiliegenden Pads der MOSFETs, um Wärme zu inneren oder unteren Schichten zu übertragen.
Getrennte Massen: Halten Sie separate analoge (Steuer-) und Leistungs-Massen vor und verbinden Sie diese an einem einzigen „Sternpunkt“ oder über eine Netzverbindung (Net-Tie) in der Nähe des Controllers, um zu verhindern, dass hohe Schaltströme Logiksignale stören.
Totzeit-Überprüfung: Stellen Sie sicher, dass die Hardware- oder Firmware-Totzeit ausreichend ist (typischerweise 100 ns–500 ns, abhängig von der Schaltgeschwindigkeit), um einen Durchschlag (Shoot-Through) zu verhindern, bei dem beide Schalter gleichzeitig leiten.

Wann eine Halbbrücken-Leiterplatte angewendet wird (und wann nicht)

Zu verstehen, wann eine Halbbrücken-Topologie gegenüber Alternativen wie einer Vollbrücken- oder Einzelschalter-Topologie einzusetzen ist, ist der erste Schritt in der Systemarchitektur.

Wann eine Halbbrücken-Leiterplatte verwendet werden sollte:

Bidirektionaler Stromfluss: Erforderlich für den Antrieb induktiver Lasten wie Motoren, bei denen der Strom in beide Richtungen gesteuert werden muss (obwohl oft zwei Halbbrücken für eine vollständige Umkehrung erforderlich sind) oder für synchrone Abwärtswandler.
Hohe Effizienzanforderungen: Synchrongleichrichtung (Ersetzen der Low-Side-Diode durch einen MOSFET) in einer Halbbrückenkonfiguration reduziert die Leitungsverluste im Vergleich zu nicht-synchronen Topologien erheblich.
Spannungsverdopplung: In bestimmten AC-DC-Anwendungen kann eine Halbbrücke als Spannungsverdoppler konfiguriert werden.
Resonanzwandler: Ideal für LLC-Resonanzwandler, die in hocheffizienten Netzteilen (z. B. Server-Netzteilen) verwendet werden.
Kostensensitive mittlere Leistung: Bietet ein Gleichgewicht zwischen Leistung und Komponentenanzahl für Leistungsbereiche von 100W bis 3kW.

Wann KEINE Halbbrücken-Leiterplatte verwenden:

Sehr geringe Leistung (<50W): Ein einfacher Sperrwandler oder Abwärtswandler mit einem einzigen Schalter ist oft günstiger und einfacher zu steuern.
Hohe Leistung (>5kW): Eine Vollbrücken-Leiterplatte (H-Brücke) wird typischerweise bevorzugt, um die Strombelastung einzelner Komponenten zu reduzieren und dreistufige Schaltstrategien zu ermöglichen.
Extreme Spannungsaufwärtswandlung: Gegentakt- oder Vollbrückentopologien können eine bessere Transformatorausnutzung bei Anwendungen mit hohem Aufwärtswandlungsverhältnis bieten.
Einfache Gleichstrommotorsteuerung (unidirektional): Ein einzelner MOSFET und eine Freilaufdiode sind ausreichend, wenn keine Richtungsänderung oder regeneratives Bremsen erforderlich ist.

Halbbrücken-Leiterplattenregeln und -spezifikationen (Schlüsselparameter und Grenzwerte)

Die folgende Tabelle beschreibt die spezifischen Designregeln, die zur Gewährleistung der Signalintegrität und der Leistungsfähigkeit erforderlich sind. Diese Werte basieren auf den IPC-Standardrichtlinien und praktischer Leistungselektronik-Erfahrung.

Regel	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Missachtung
Gate-Schleifenfläche	< 20 mm²	Große Schleifen wirken als Antennen und fangen Rauschen auf, das den MOSFET fälschlicherweise auslösen kann (Miller-Einschalten).	Fläche im CAD-Layout-Tool messen; Gate- und Rückleiterbahnen gestapelt halten.	Falsches Einschalten, Durchschuss, MOSFET-Zerstörung.
Leistungsschleifeninduktivität	< 10 nH	Hohe Induktivität verursacht große Spannungsspitzen ($V_{ds}$) während des Schaltens, die die MOSFET-Grenzwerte überschreiten.	3D-Feldlöser oder Doppelpulstests.	Lawinendurchbruch, hohe EMI, Notwendigkeit großer Snubber.
Leiterbahnbreite (Leistung)	> 1mm pro Ampere (1oz Cu)	Verhindert übermäßige ohmsche Erwärmung und Spannungsabfall im Hauptstrompfad.	IPC-2152 Rechner oder thermische Simulation.	Leiterplatten-Delamination, Leiterbahnschmelzen, hoher Leitungsverlust.
Kriechstrecke	> 2.5mm (für 300V)	Verhindert Oberflächenüberschläge zwischen Hochspannungsknoten (High-Side Drain) und Niederspannungslogik.	IPC-2221B Standardtabellen basierend auf dem Verschmutzungsgrad.	Lichtbogenbildung, Karbonisierung, Sicherheitsversagen.
Gate-Widerstand ($R_g$)-Position	< 5mm vom Gate	Dämpft Oszillationen an der Source. Eine Platzierung weit entfernt macht die Leiterbahn induktiv.	Visuelle Überprüfung der Platzierung.	Hochfrequentes Klingeln am Gate, EMI-Probleme.
Bootstrap-Kondensator-Leiterbahn	> 20 mil Breite, < 10mm Länge	Gewährleistet schnelles Laden des High-Side-Gates; hier fließen hohe Spitzenströme.	Überprüfung der Leiterbahnbreite und -länge.	Langsames Einschalten der High-Side, erhöhte Schaltverluste.
Kupferstärke	2oz (70µm) oder 3oz	Reduziert den Widerstand und verbessert die laterale Wärmeverteilung für Leistungsbauelemente.	In den Fertigungsnotizen angeben; Lagenaufbau prüfen.	Überhitzung von Bauteilen, Unfähigkeit, Stoßströme zu verarbeiten.
Thermal-Via-Raster	1,0mm - 1,2mm Raster	Optimiert die vertikale Wärmeübertragung, ohne die mechanische Integrität der Leiterplatte zu beeinträchtigen.	Überprüfung der Bohrbilder.	Lotdochteffekt (wenn nicht abgedeckt/gefüllt), schlechte thermische Leistung.
Entkopplungskondensator-Abstand	< 3mm von den Power-Pins	Liefert sofortigen Strom für Schalttransienten; minimiert den Versorgungsspannungsabfall.	Visuelle Platzierungsprüfung.	VCC-Instabilität, unregelmäßiges Treiberverhalten.
Kelvin-Verbindung	Obligatorisch für Strommessung	Stellt sicher, dass der Controller den tatsächlichen Spannungsabfall über dem Shunt misst, unter Ausschluss des Leiterbahnwiderstands.	Überprüfen Sie, ob die Messleitungen von den Pads des Widerstands geführt werden.	Ungenaue Strombegrenzungen, Instabilität der Regelschleife.
Hochseitenisolation	> 1500V (falls isoliert)	Schützt die Niederspannungs-Steuerlogik vor Hochspannungs-Bus-Transienten.	Überprüfen Sie die Spezifikationen der Isolator-Komponenten und die Leiterplatten-Schlitzung.	Controller-Ausfall bei HV-Fehlern, Sicherheitsrisiko.
Lötstopplackdamm	> 4 mil (0,1mm)	Verhindert Lötbrücken zwischen feinen Pins auf Gate-Treiber-ICs.	DFM-Prüfung vor der Fertigung.	Kurzschlüsse während der Montage (Brückenbildung).

Halbbrücken-Leiterplattenimplementierungsschritte (Prozess-Checkpoints)

Das Design einer Halbbrücken-Leiterplatte ist ein sequenzieller Prozess. Das Überspringen von Schritten führt oft zu Layout-Revisionen. Befolgen Sie diesen Workflow, um einen Erfolg beim ersten Durchlauf zu gewährleisten.

1. Schaltplanentwurf und Komponentenauswahl

Aktion: Wählen Sie MOSFETs/IGBTs mit geeigneten Spannungsfestigkeiten (üblicherweise 1,5x Busspannung) und Gate-Treiber mit ausreichender Spitzenstromfähigkeit.
Schlüsselparameter: Gate-Ladung ($Q_g$) und Treiber-Source-/Sink-Strom.
Abnahmekontrolle: Die Simulation bestätigt, dass die Schaltzeiten innerhalb des Ziels liegen (z.B. < 100ns) und die Wärmeableitung beherrschbar ist.

2. Lagenaufbau-Definition

Aktion: Definieren Sie den Lagenaufbau. Für Leistungsplatinen ist eine 4-Lagen-Platine oft das Minimum, um dedizierte Masseflächen und Abschirmung zu ermöglichen.
Schlüsselparameter: Kupferdicke (z.B. 2oz außen / 1oz innen).
Abnahmekontrolle: Dickkupfer-Leiterplatten-Fähigkeiten mit dem Hersteller bestätigt.

3. Komponentenplatzierung (Der kritische Schritt)

Aktion: Platzieren Sie zuerst die High-Side- und Low-Side-MOSFETs sowie den DC-Link-Kondensator. Diese drei Komponenten bilden die kritische Leistungsschleife.
Schlüsselparameter: Die Schleifenfläche muss minimiert werden.
Abnahmekontrolle: Die Komponenten sind physisch so nah beieinander, wie es die Fertigungstoleranzen zulassen.

4. Gate-Treiber-Leitungsführung

Aktion: Führen Sie Gate-Treiber-Leiterbahnen als Differentialpaare (Gate und Source/Emitter-Rückleitung). Verwenden Sie nicht die Hauptmassefläche als Rückweg für den Gate-Treiber; verwenden Sie eine dedizierte Leiterbahn zum Source-Pin.
Schlüsselparameter: Leiterbahnlänge < 20mm idealerweise.
Abnahmekontrolle: Keine Vias im Gate-Treiber-Pfad, wenn möglich; falls notwendig, verwenden Sie mehrere Vias, um die Induktivität zu reduzieren.

5. Leistungs-Leitungsführung

Aktion: Führen Sie Hochstrompfade mit Polygonen (Flächenfüllungen) anstatt dünner Leiterbahnen. Verwenden Sie mehrere Lagen, die mit Vias verbunden sind, für maximale Stromkapazität.
Schlüsselparameter: Stromdichte < 30 A/mm².
Abnahmekontrolle: Überprüfen Sie die Kriechstrecken zwischen Hochspannungsknoten (Drain) und Niederspannungsbereichen.

6. Massefläche und Wärmemanagement

Aktion: Legen Sie Masseflächen auf inneren Lagen an. Platzieren Sie thermische Vias unter heißen Komponenten. Trennen Sie Power Ground (PGND) und Analog Ground (AGND).
Schlüsselparameter: Thermischer Widerstand ($R_{\theta JA}$).
Abnahmekontrolle: High Thermal PCB Techniken angewendet; Net-Tie verbindet AGND und PGND nur an einem Punkt. 7. Implementierung von Schutzschaltungen
Aktion: Platzieren Sie Snubber-Schaltungen (RC oder RCD) über den MOSFETs, wenn die Simulation Schwingungen vorhersagt. Platzieren Sie TVS-Dioden an den Versorgungsleitungen.
Schlüsselparameter: Snubber-Schleifenfläche (muss winzig sein).
Abnahmekontrolle: Snubber befinden sich nahe an den Drain-/Source-Anschlüssen.

8. DFM- und DRC-Verifizierung

Aktion: Führen Sie Design-Regelprüfungen für Hochspannung (Abstand) und Fertigungsbeschränkungen (min. Leiterbahn/Abstand) durch.
Schlüsselparameter: IPC Klasse 2 oder 3 Konformität.
Abnahmekontrolle: Keine DRC-Fehler; Gerber-Dateien generiert.

Fehlerbehebung bei Halbbrücken-Leiterplatten (Fehlermodi und Korrekturen)

Auch bei gutem Design können während des Tests Probleme auftreten. Verwenden Sie diese Anleitung, um häufige Halbbrücken-Leiterplattenfehler zu diagnostizieren.

1. Symptom: Sofortiger MOSFET-Ausfall (Explosion/Kurzschluss)

Grundursache: Durchschuss (beide Schalter EIN) oder Spannungslawine aufgrund einer induktiven Spitze.
Prüfung: Überprüfen Sie die Totzeit-Einstellungen. Überprüfen Sie die Leistungsschleifeninduktivität mit einem Doppelpulstest.
Korrektur: Totzeit erhöhen. Eine Snubber-Schaltung hinzufügen. Layout verbessern, um die Schleifenfläche zu reduzieren.
Prävention: Verwenden Sie Gate-Treiber mit eingebauter Totzeit und Kreuzleitungs-Schutz.

2. Symptom: Exzessives Schwingen am Schaltknoten

Grundursache: Parasitäre Induktivität ($L$) und Ausgangskapazität ($C_{oss}$) bilden einen Resonanzkreis.
Prüfung: Messen Sie die Frequenz der Schwingungen mit einem Oszilloskop (verwenden Sie eine Feder-Masse-Sonde, keine Drahtleitung).
Fix: Den Gate-Widerstand ($R_g$) abstimmen, um das Schalten zu verlangsamen (erhöht den Verlust, reduziert aber das Klingeln). Einen RC-Snubber hinzufügen.
Prevention: Engere Anordnung des DC-Zwischenkreis-Kondensators zu den MOSFETs.

3. Symptom: High-Side-Treiber schaltet nicht ein

Root Cause: Bootstrap-Kondensator unterladen oder Ausfall der Bootstrap-Diode.
Check: Die Spannung über dem Bootstrap-Kondensator messen. Sie sollte über dem UVLO (Unterspannungsabschaltung)-Schwellenwert bleiben.
Fix: Bootstrap-Kondensatorwert erhöhen. Sicherstellen, dass der PWM-Tastgrad den Low-Side-Schalter lange genug einschaltet, um den Kondensator aufzuladen.
Prevention: Für Anwendungen mit hohem Tastgrad eine dedizierte isolierte Stromversorgung für den High-Side-Treiber anstelle von Bootstrapping verwenden.

4. Symptom: Zufällige Logik-Resets oder Störungen

Root Cause: Masseprellen oder EMI-Kopplung von der Leistungsstufe zur Steuerlogik.
Check: Die Masseverbindung zwischen Controller und Leistungsstufe überprüfen. Nach gemeinsamen Rückleitungspfaden suchen.
Fix: Den Steuerkreis mit einem digitalen Isolator oder Optokoppler isolieren. Eine Stern-Masse-Topologie verwenden.
Prevention: Strikte Trennung von AGND und PGND in der Layout-Phase.

5. Symptom: MOSFET-Überhitzung (Dauerzustand)

Root Cause: Hoher $R_{DS(on)}$ (Leitungsverlust) oder unzureichende Wärmeableitung.
Check: Überprüfen, ob die Gate-Spannung ($V_{gs}$) den MOSFET vollständig ansteuert (z.B. 10V oder 12V, nicht 5V, es sei denn, es ist Logikpegel). Die Durchkontaktierung der Wärmeleitung überprüfen.
Behebung: Kupferstärke erhöhen. Kühlkörper hinzufügen. Einen MOSFET mit niedrigerem $R_{DS(on)}$ verwenden.
Vorbeugung: Thermische Simulation während des Designs; Verwendung von Metallkern-Leiterplatten für Designs mit hoher Leistung.

6. Symptom: Gate-Oszillation

Grundursache: Hohe Induktivität in der Gate-Ansteuerschleife, die Resonanz verursacht.
Überprüfung: Nach langen Gate-Leiterbahnen oder fehlendem Gate-Widerstand suchen.
Behebung: Den Gate-Widerstand näher an den MOSFET verschieben. Eine Ferritperle am Gate-Anschluss hinzufügen.
Vorbeugung: Gate-Ansteuerungsleiterbahnen kurz und breit halten; sie über eine Massefläche führen.

Wie man eine Halbbrücken-Leiterplatte wählt (Designentscheidungen und Kompromisse)

Bei der Definition der Architektur für ein Stromversorgungssystem fällt die Wahl oft auf eine Halbbrücke gegenüber einer Vollbrücke oder anderen Topologien.

Halbbrücken- vs. Vollbrücken-Leiterplatte:

Komponentenanzahl: Eine Halbbrücke verwendet 2 Schalter; eine Vollbrücke verwendet 4. Eine Halbbrücke ist billiger und kleiner, verarbeitet aber nur die Hälfte des Spannungshubs über der Last im Vergleich zu einer Vollbrücke (bei gleicher Busspannung).
Steuerkomplexität: Eine Halbbrücke erfordert komplementäre PWM mit Totzeit. Eine Vollbrücke erfordert komplexere Modulation (bipolar oder unipolar) und die Synchronisation von vier Schaltern.
Leistungsfähigkeit: Eine Vollbrücke wird für höhere Leistungen bevorzugt, da sie die volle Busspannung nutzen und die Wärme auf mehr Bauteile verteilen kann. Eine Halbbrücke ist Standard für AC-DC-Netzteile (LLC) und Motorantriebe mit niedrigerer Spannung. Diskrete vs. Modul (IPM):
Diskretes Design: Die Verwendung einzelner MOSFETs und Treiber auf der Leiterplatte ermöglicht eine individuelle Optimierung der thermischen und elektrischen Leistung. Es ist bei hohen Stückzahlen im Allgemeinen kostengünstiger, erfordert jedoch ein komplexeres Leiterplattenlayout.
Intelligente Leistungsmodule (IPM): Diese integrieren die Halbbrücke und den Treiber in einem Gehäuse. Sie vereinfachen das Leiterplattenlayout erheblich, sind aber teurer und bieten weniger Flexibilität beim Wärmemanagement.

Materialauswahl:

FR4: Standard für die meisten Anwendungen < 1kW. Hoch-Tg-FR4 wird für höhere Temperaturen empfohlen.
Metallkern (MCPCB): Unerlässlich für hohe Leistungsdichte, wo Wärme nicht allein durch Vias abgeführt werden kann. Häufig in AC-Ladegerät-Leiterplatten-Designs.
Keramik: Wird für extreme Umgebungen oder Anforderungen an Hochspannungsisolation verwendet.

Halbbrücken-Leiterplatten-FAQ (Kosten, Lieferzeit, häufige Mängel, Abnahmekriterien, DFM-Dateien)

1. Welche Faktoren bestimmen die Kosten einer Halbbrücken-Leiterplatte? Die Hauptkostentreiber sind das Kupfergewicht (schweres Kupfer 3oz+ erhöht die Ätzzeit und die Kosten), die Lagenanzahl (4-Lagen sind Standard für Leistung, aber 6-Lagen erhöhen die Kosten) und der Materialtyp (Hoch-Tg oder Metallkern). Zusätzlich können strenge Toleranzanforderungen für die Impedanzkontrolle oder Hochspannungsabstände die Herstellungskosten leicht erhöhen.

2. Was ist die Standardlieferzeit für die Herstellung von Halbbrücken-Leiterplatten? Für Standard-FR4-Prototypen (2-4 Lagen) liefert APTPCB typischerweise innerhalb von 24-72 Stunden. Für Leiterplatten mit schwerer Kupferauflage (>3oz) oder Metallkern-Leiterplatten beträgt die Lieferzeit aufgrund der erforderlichen spezialisierten Laminierungs- und Beschichtungsprozesse in der Regel 5-7 Tage.

3. Wie lege ich Abnahmekriterien für Hochspannungs-Halbbrücken-Leiterplatten fest? Sie sollten IPC-6012 Klasse 2 (Standard) oder Klasse 3 (hohe Zuverlässigkeit/Automobil) angeben. Fordern Sie unbedingt einen Hi-Pot-Test (Hochspannungstest) an, um die Durchschlagsfestigkeit zwischen den Hochspannungs- und Niederspannungsbereichen zu überprüfen. Geben Sie außerdem eine 100%ige elektrische Prüfung (Netlist) an, um Kurzschlüsse in den Stromschleifen auszuschließen.

4. Kann ich Standard-FR4 für ein 2kW-Halbbrücken-Design verwenden? Ja, aber das Wärmemanagement wird zum Engpass. Sie benötigen wahrscheinlich 2oz oder 3oz Kupfer, eine große Anzahl von thermischen Vias und möglicherweise einen externen Kühlkörper, der auf der Leiterplatte montiert ist. Bei höheren Leistungsdichten ist der Wechsel zu einem Aluminium- oder Kupferbasis-Material (IMS) oft zuverlässiger, als FR4 an seine thermischen Grenzen zu bringen.

5. Welche Dateien sind für eine DFM-Überprüfung einer Halbbrücken-Leiterplatte erforderlich? Senden Sie Gerber-Dateien (RS-274X), eine Bohrdatei und eine IPC-356-Netzliste. Fügen Sie unbedingt eine Fertigungszeichnung bei, die das Kupfergewicht, den Lagenaufbau und alle speziellen Anforderungen wie "fill and cap" für thermische Vias angibt. Erwähnen Sie die Betriebsspannung, damit unsere Ingenieure die Kriechstrecken überprüfen können.

6. Warum fällt meine Halbbrücken-Leiterplatte beim EMV-Test durch? Häufige Übeltäter sind große Schaltkreisschleifen (Leistungsschleifenfläche), schnelles dV/dt (zu schnelles Schalten) oder schlechte Erdung. Wenn der Kühlkörper nicht geerdet ist, kann er als Antenne wirken. Stellen Sie sicher, dass der Schaltknoten (die Verbindung zwischen den beiden MOSFETs) so klein wie möglich ist, da dies der rauschintensivste Teil der Schaltung ist.

7. Wie beeinflusst die "Totzeit" das Leiterplattenlayout? Obwohl die Totzeit ein Timing-Parameter ist, beeinflusst das Layout sie. Wenn Gate-Treiber-Leiterbahnen asymmetrisch sind (eine viel länger als die andere), unterscheidet sich die Ausbreitungsverzögerung, was Ihre programmierte Totzeit effektiv verkürzt. Stellen Sie sicher, dass die Gate-Treiber-Leiterbahnen für High-Side und Low-Side innerhalb von 1-2 mm längengleich sind.

8. Welches ist die beste Oberflächenveredelung für Halbbrücken-Leiterplatten? ENIG (Chemisch Nickel/Immersionsgold) wird für flache Pads bevorzugt, was die präzise Platzierung von oberflächenmontierten Leistungsbauteilen unterstützt. HASL ist für Durchsteckkomponenten akzeptabel, kann aber für Gate-Treiber mit feinem Raster uneben sein. Für sehr hohe Ströme wird manchmal Immersionssilber wegen seiner Leitfähigkeit verwendet, obwohl es eine sorgfältige Handhabung erfordert.

9. Wie gehe ich mit dem "Schaltknoten" im Layout um? Der Schaltknoten (VS/SW) schwingt mit hoher Frequenz von Masse zur Busspannung. Er ist eine massive Rauschquelle. Er muss groß genug sein, um den Strom zu bewältigen, aber klein genug, um die kapazitive Kopplung zu anderen Schichten zu minimieren. Verlängern Sie das Schaltknoten-Kupfer nicht unter empfindliche analoge Schaltungen.

10. Sollte ich eine einzelne Masseebene oder geteilte Massen verwenden? Bei Halbbrücken-Designs ist eine einzelne, durchgehende Massefläche oft am besten, wenn Sie die Komponenten sorgfältig platzieren, sodass keine hohen Leistungsströme über den analogen Steuerungsbereich fließen. Wenn Sie Massen aufteilen (AGND und PGND), müssen Sie diese an einem einzigen Punkt (Sternmasse) in der Nähe des Controller-ICs verbinden, um Masseschleifen zu vermeiden.

11. Was ist der Unterschied zwischen einer Halbbrücke und einer AC-Ladeplatine? Eine AC-Ladeplatine (für E-Fahrzeuge) enthält typischerweise eine Halbbrücken- oder Vollbrückenstufe für die AC-DC-Wandlung und Leistungsfaktorkorrektur (PFC). Die "Halbbrücke" ist die Topologie auf der Platine. AC-Ladeplatinen haben strengere Sicherheitsanforderungen (UL/IEC-Standards) bezüglich Isolation, Leckstrom und Kriechstrecken als ein generischer Motortreiber.

12. Wie teste ich einen Halbbrücken-Leiterplattenprototyp sicher? Beginnen Sie mit einer niedrigen Spannung (z.B. 24V) und einem strombegrenzten Netzteil. Überprüfen Sie Gate-Signale und Totzeit, bevor Sie Hochspannung anlegen. Verwenden Sie einen Differenztastkopf für High-Side-Messungen. Tasten Sie niemals das High-Side-Gate mit einem Standard-Passivtastkopf ab, der an Erde geerdet ist, da dies den Stromkreis kurzschließen würde.

Ressourcen für Halbbrücken-Leiterplatten (verwandte Seiten und Tools)

Um Ihren Designprozess zu unterstützen, bietet APTPCB spezialisierte Fertigungsdienstleistungen und technische Ressourcen:

Fertigung von Dickkupfer-Leiterplatten: Unerlässlich für die Handhabung der hohen Ströme, die typisch für Halbbrücken-Leistungsstufen sind.
Metal Core PCB (MCPCB): Die bevorzugte Lösung für das Wärmemanagement in Hochleistungs-Leistungselektronik.
Turnkey PCB Assembly: Umfassende Bestückungsdienstleistungen einschließlich der Beschaffung von Leistungs-MOSFETs und Treibern.
DFM Guidelines: Detaillierte Regeln, um sicherzustellen, dass Ihr Leistungs-Layout herstellbar ist.
Impedance Calculator: Überprüfen Sie Ihre Leiterbahnbreiten und Lagenaufbauparameter.

Halbbrücken-Leiterplatten-Glossar (Schlüsselbegriffe)

Begriff	Definition	Kontext in der Halbbrücke
Durchschuss (Shoot-Through)	Ein Zustand, bei dem sowohl der High-Side- als auch der Low-Side-Schalter gleichzeitig EIN sind, was einen Kurzschluss verursacht.	Der primäre Ausfallmodus, der durch Totzeit vermieden werden muss.
Totzeit (Dead Time)	Das kurze Intervall, in dem beide Schalter während eines Übergangs AUS sind.	Verhindert Durchschuss; typischerweise 100ns–500ns.
Bootstrap-Schaltung	Eine Schaltung, die eine Diode und einen Kondensator verwendet, um eine schwebende Versorgung für den High-Side-Treiber zu erzeugen.	Ermöglicht die Verwendung eines N-Kanal-MOSFETs auf der High-Side.
Miller-Plateau	Der Bereich in der Gate-Ladungskurve, in dem die Spannung konstant bleibt, während der MOSFET schaltet.	Bestimmt den vom Gate-Treiber benötigten Strom.
dV/dt	Die Änderungsrate der Spannung über die Zeit.	Hohes dV/dt verursacht Rauschen und kann Treiber verriegeln; niedriges dV/dt erhöht die Schaltverluste.
Parasitäre Induktivität	Unerwünschte Induktivität, die in Leiterbahnspuren und Bauteilanschlüssen inhärent ist.	Verursacht Spannungsspitzen ($V=L \cdot di/dt$) während des Schaltvorgangs.
Snubber	Eine Schaltung (üblicherweise R-C oder R-C-D), die Spannungsspitzen und Schwingungen unterdrückt.	Wird zum Schutz über Drain-Source des MOSFETs platziert.
Gate-Schleife	Der Strompfad vom Treiberausgang zum Gate und zurück zur Treibermasse/Quelle.	Muss minimiert werden, um Oszillationen und falsches Einschalten zu verhindern.
Kelvin-Verbindung	Eine 4-Draht-Verbindungsmethode, die für eine genaue Spannungserfassung verwendet wird.	Wird für Strommesswiderstände verwendet, um Fehler durch Leiterbahnwiderstand zu eliminieren.
High-Side-Treiber	Ein Treiber, der einen MOSFET einschalten kann, dessen Source potentialfrei (nicht geerdet) ist.	Erfordert Pegelverschiebung und eine potentialfreie Stromversorgung (Bootstrap).
PWM (Pulsweitenmodulation)	Eine Modulationstechnik zur Steuerung der durchschnittlichen Leistung, die an die Last abgegeben wird.	Das Steuersignal, das in den Gate-Treiber eingespeist wird.
Kommutierungsschleife	Die Hochfrequenz-Stromschleife, die durch den DC-Kondensator und die beiden Schalter gebildet wird.	Die kritischste Schleife im Layout; bestimmt die EMV-Leistung.

Angebot für Halbbrücken-Leiterplatte anfordern

Bereit, Ihr Leistungsdesign zu fertigen? APTPCB bietet spezialisierte DFM-Überprüfungen für Leistungselektronik an, um Layout-Probleme zu erkennen, bevor sie zu kostspieligen Fehlern werden.

Was Sie für ein präzises Angebot senden sollten:

Gerber-Dateien: RS-274X-Format.
Lagenaufbau-Details: Geben Sie das Kupfergewicht (z.B. 2oz, 3oz) und das Material (FR4 TG170, Aluminium) an.
Fertigungszeichnung: Heben Sie kritische Kriechstreckenbereiche oder Anforderungen an thermische Vias hervor.
Bestückungsinformationen: Wenn Sie eine PCBA benötigen, fügen Sie die Stückliste (BOM) mit Teilenummern für MOSFETs und Treiber bei.

Fordern Sie noch heute ein Angebot an und erhalten Sie einen umfassenden DFM-Bericht zusammen mit Ihrer Preisgestaltung.

Fazit: Nächste Schritte für Halbbrücken-Leiterplatten

Der erfolgreiche Einsatz einer Halbbrücken-Leiterplatte erfordert mehr als nur das Verbinden von Komponenten; er verlangt einen disziplinierten Ansatz bei Layout, Wärmemanagement und parasitären Reduktionen. Durch die Einhaltung strenger Regeln bezüglich Schleifeninduktivität, Gate-Treiber-Platzierung und Isolation können Sie Leistungsstufen bauen, die sowohl effizient als auch zuverlässig sind. Ob Sie einen Motorcontroller prototypisieren oder eine AC-Ladeplatine für die Massenproduktion skalieren, APTPCB ist darauf ausgelegt, die Anforderungen an schweres Kupfer und thermische Eigenschaften Ihrer Hochleistungsdesigns zu erfüllen.