Das Design eines robusten Laser-Treiber-Leiterplatten-Stackups ist der entscheidendste Schritt, um Nanosekunden-Pulsbreiten zu erreichen und empfindliche Laserdioden vor Überschwingen zu schützen. Im Gegensatz zu Standard-Netzteilen benötigen Lasertreiber – insbesondere solche für LIDAR, Faserlaser oder Hochgeschwindigkeits-Glasfaserkommunikation – ein physikalisches Layout, das parasitäre Induktivitäten auf nahezu Null minimiert. Ein schlechter Stackup führt zu Überschwingen (Ringing), langsamen Anstiegszeiten und einem potenziellen katastrophalen Ausfall der Laserdiode oder der GaN-Schaltelemente.

Bei APTPCB (APTPCB PCB Factory) sind wir auf die Herstellung von Hochleistungs-Leiterplatten spezialisiert, die den strengen Anforderungen der Optoelektronik gerecht werden. Dieser Leitfaden enthält die technischen Spezifikationen, Regeln und Schritte zur Fehlerbehebung, die zur Definition eines funktionalen Laser-Treiber-Leiterplatten-Stackups erforderlich sind.

Kurzantwort (30 Sekunden)

Für Ingenieure, die sofortige Anweisungen zum Laser-Treiber-Leiterplatten-Stackup benötigen, gelten folgende Kernprinzipien:

• Minimieren Sie die L1-L2-Dielektrikumsdicke: Verwenden Sie eine Prepreg-Dicke von 3–4 mil (76–100 µm) zwischen der oberen Schicht (Komponenten) und Schicht 2 (Masseebene). Dies maximiert die Zwischenebenenkapazität und minimiert die Schleifeninduktivität.
• Solide Masseebenenreferenz: Schicht 2 muss eine solide, ununterbrochene Masseebene direkt unter der Hochstrom-Schaltschleife sein. Verlegen Sie keine Signale auf Schicht 2 im Treiberbereich.
• Kupfergewichtsbalance: Verwenden Sie mindestens 2 oz Kupfer für Hochstrompfade zur Wärmeregulierung, aber stellen Sie sicher, dass die Leiterbahnbreite eine Impedanzkontrolle ermöglicht, wenn Hochgeschwindigkeitssignale vorhanden sind.
• Materialauswahl: Bei Anstiegszeiten unter 2ns kann Standard-FR4 zu verlustbehaftet oder inkonsistent sein. Ziehen Sie Hochgeschwindigkeitsmaterialien (wie Megtron 6 oder Rogers) oder Hoch-Tg-FR4 mit enger Dielektrizitätstoleranz in Betracht.
• Platzierung von thermischen Vias: Platzieren Sie thermische Vias direkt in den Pads von Hochleistungskomponenten (VIPPO) oder unmittelbar daneben, um sie mit internen Masseflächen zur Wärmeverteilung zu verbinden.
• Symmetrie ist entscheidend: Stellen Sie sicher, dass der Lagenaufbau um die Mitte herum ausgewogen ist, um Verzug während des Reflows zu verhindern, was für die präzise Ausrichtung optischer Komponenten während der Laser-Treiber-Leiterplattenmontage entscheidend ist.

Wann der Lagenaufbau von Laser-Treiber-Leiterplatten angewendet wird (und wann nicht)

Nicht alle Laserschaltungen erfordern einen fortschrittlichen Lagenaufbau. Das Verständnis, wann strenge Regeln für das Laser-Treiber-Leiterplattendesign angewendet werden müssen, spart Kosten und Komplexität.

Wann strenge Lagenaufbau-Regeln gelten

• LIDAR-Systeme: Beim Ansteuern von gepulsten Lasern mit Anstiegszeiten im Nano- oder Pikosekundenbereich (z. B. ToF-Anwendungen).
• Hochleistungs-Faserlaser: Systeme, die kontinuierliche Wellen (CW)-Treibströme von über 10A erfordern, bei denen das Wärmemanagement der primäre Ausfallmodus ist.
• GaN-basierte Treiber: Schaltungen, die Galliumnitrid-FETs verwenden, die extrem schnell schalten und sehr empfindlich auf parasitäre Induktivitäten in den Gate- und Leistungsschleifen reagieren.
• Optische Telekommunikationsmodule: Hochgeschwindigkeits-Datenübertragung (10G/25G/100G), bei der Impedanzanpassung und Signalintegrität nicht verhandelbar sind.
• Präzisionsmedizinische Laser: Geräte, die eine extrem stabile Stromregelung erfordern, bei der Rauschen vom Lagenaufbau die Strahlstabilität beeinträchtigen könnte.

Wann Standard-Lagenaufbauten ausreichen

• Zeigerlaser mit geringer Leistung: Einfache 5mW Diodentreiber benötigen keine impedanzkontrollierten Lagenaufbauten.
• Anwendungen mit langsamer Umschaltung: Wenn der Laser bei niedrigen Frequenzen (z.B. < 1 kHz) moduliert wird und die Flankensteilheiten nicht kritisch sind.
• Allgemeine Beleuchtung: LED-Treiber oder nicht-kohärente Lichtquellen funktionieren oft gut auf Standard-2-Lagen-FR4-Platinen.
• Nur Logik-Prototyping: Wenn Sie nur die digitale Steuerlogik und nicht die Leistungsstufe testen, kann ein Standard-Lagenaufbau ausreichen (obwohl die Integration letztendlich den korrekten Lagenaufbau erfordert).

Regeln & Spezifikationen

Die folgende Tabelle beschreibt die spezifischen Parameter, die für einen hochleistungsfähigen Leiterplatten-Lagenaufbau für Lasertreiber erforderlich sind. Diese Werte stammen aus erfolgreichen Projekten bei APTPCB.

Regel	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Missachtung
L1-L2 Dielektrikumsdicke	3 mil – 5 mil (76µm – 127µm)	Minimiert die Schleifeninduktivität ($L$) durch Reduzierung der Schleifenfläche zwischen Vorwärtsstrom und Rückweg.	Überprüfen Sie die Lagenaufbauzeichnung oder die Querschnittsanalyse.	Hohe Spannungsspitzen ($V = L \cdot di/dt$), Überschwingen, durchgebrannte Laserdioden.
---	---	---	---	---
Masseebene Kontinuität	100% durchgehend unter der Treiberschaltung	Bietet den kürzesten Rückweg für Hochfrequenzstrom.	Sichtprüfung der Gerber-Dateien (Schicht 2).	Erhöhte EMI, Ground Bounce, instabiles Schalten.
Kupfergewicht (Leistungsschichten)	2 oz (70µm) oder mehr	Reduziert den Gleichstromwiderstand ($R$) und verbessert die Wärmeverteilung bei Hochstromimpulsen.	In den Fertigungsnotizen angeben; Mikroschnitt prüfen.	Überhitzte Leiterbahnen, Spannungsabfall, thermische Abschaltung.
Material Tg (Glasübergangstemperatur)	> 170°C (Hohe Tg)	Verhindert Z-Achsen-Ausdehnung während des Betriebs und schützt Vias in Umgebungen mit hoher Hitze.	Materialdatenblatt überprüfen (z.B. Isola 370HR).	Pad-Ablösung, Risse im Via-Barrel, Delamination der Platine.
Via-Aspektverhältnis	< 8:1 (Standard), < 10:1 (Fortgeschritten)	Gewährleistet eine zuverlässige Beschichtung in Vias, insbesondere bei dicken Platinen mit schwerem Kupfer.	DFM-Überprüfung der Bohrergröße im Verhältnis zur Platinendicke.	Offene Stromkreise, unzuverlässige Via-Verbindungen.
Gate-Treiber-Leiterbahnbreite	> 20 mil (kurze Länge)	Minimiert die Induktivität in der Gate-Schleife, um ein falsches Auslösen von FETs zu verhindern.	Layout-Überprüfung; Induktivität berechnen.	Langsames Schalten, erhöhte Schaltverluste, FET-Ausfall.
Abstand der thermischen Vias	1,0mm – 1,2mm Raster	Optimiert die Wärmeübertragung von Bauteilen der oberen Schicht zu Innen-/Bodenebenen.	Bohrplanprüfung.	Bauteilüberhitzung, reduzierte Lebensdauer.
Lötstopplacksteg	> 3 mil (0,076mm)	Verhindert Lötbrücken zwischen Fine-Pitch-Pads auf Treiber-ICs.	DFM-Prüfung der Maskenschichten.	Kurzschlüsse während der Montage.
Impedanzkontrolle (Signal)	50Ω ± 10% (Single), 100Ω ± 10% (Diff)	Erforderlich für Hochgeschwindigkeits-Modulationssignale, die in den Treiber gelangen.	TDR (Zeitbereichsreflektometrie) Coupon-Test.	Signalreflexion, Datenfehler, Jitter in der Pulsbreite.
Bauteilplatzierung	< 2mm vom Treiber zum Laser	Physischer Abstand erhöht die Induktivität unabhängig von der Stackup-Qualität.	Layout-Messung.	Übermäßiges Überschwingen, Unfähigkeit, schnelle Anstiegszeiten zu erreichen.

Implementierungsschritte

Befolgen Sie diesen Prozess, um einen Laser-Treiber-Leiterplatten-Stackup zu realisieren, der die Fertigungs- und Leistungsstandards erfüllt.

1. Impulsanforderungen definieren:
   • Aktion: Bestimmen Sie den Spitzenstrom (z.B. 50A), die Pulsbreite (z.B. 5ns) und die Anstiegszeit.
   • Schlüsselparameter: Die Anstiegszeit bestimmt die maximal zulässige Induktivität.

• Prüfung: Wenn die Anstiegszeit < 2ns beträgt, müssen Sie ein dünnes Dielektrikum (3-4 mil) zwischen L1 und L2 verwenden.

2. Materialauswahl:

   • Aktion: Wählen Sie ein Laminat basierend auf thermischen und Geschwindigkeitsanforderungen.
   • Schlüsselparameter: Dk (Dielektrizitätskonstante) und Df (Verlustfaktor).
   • Prüfung: Für Hochleistungs-CW priorisieren Sie High Tg FR4. Für ultraschnelle Impulse ziehen Sie Rogers oder spezialisierte Hochgeschwindigkeitsmaterialien in Betracht.

3. Stackup entwerfen:

   • Aktion: Erstellen Sie einen 4- oder 6-Lagen-Stackup-Vorschlag.
   • Schlüsselparameter: Schicht 2 muss GND sein. Schicht 3 (bei 4 Lagen) kann Power sein.
   • Prüfung: Überprüfen Sie die Symmetrie, um Verzug zu vermeiden. Konsultieren Sie die PCB-Stackup-Richtlinien.

4. Leiterbahnbreiten und Abstände berechnen:

   • Aktion: Verwenden Sie einen Impedanzrechner für Signalleitungen und einen Temperaturanstiegsrechner für Stromleitungen.
   • Schlüsselparameter: Stromdichte.
   • Prüfung: Stellen Sie sicher, dass schwere Kupferleiterbahnen ausreichend Abstand (Clearance) für die Fertigung haben (typischerweise > 6-8 mil für 2oz Kupfer).

5. Komponentenplatzierung (Floorplanning):

   • Aktion: Platzieren Sie die Laserdiode, den GaN-FET und die Kondensatorbank so nah wie physisch möglich.
   • Schlüsselparameter: Schleifenfläche.
   • Prüfung: Die gesamte Schleifenlänge sollte idealerweise unter 5 mm für Hochgeschwindigkeits-LIDAR-Treiber liegen.

6. Kritische Schleifen zuerst routen:

• Aktion: Führen Sie die Hochstrom-Entladeschleife auf der oberen Schicht mit einer durchgehenden Masseverbindung direkt darunter.
• Schlüsselparameter: Induktivität.
• Prüfung: Verwenden Sie möglichst keine Vias in der Hochstrom-Schaltschleife; falls erforderlich, verwenden Sie mehrere Vias, um die Induktivität zu reduzieren.

7. Wärmemanagement hinzufügen:

   • Aktion: Verbinden Sie Masseflächen mit thermischen Vias.
   • Schlüsselparameter: Thermischer Widerstand ($R_{th}$).
   • Prüfung: Stellen Sie sicher, dass Vias auf der Unterseite nicht abgedeckt sind, wenn ein Kühlkörper angebracht wird. Siehe Hochthermische Leiterplattenfähigkeiten.

8. DFM-Überprüfung:

   • Aktion: Senden Sie den Lagenaufbau und das Layout vor der Finalisierung an den Hersteller.
   • Schlüsselparameter: Herstellbarkeit.
   • Prüfung: Bestätigen Sie, dass die gewählte Prepreg-Dicke auf Lager ist, um Lieferverzögerungen zu vermeiden.

Fehlermodi & Fehlerbehebung

Auch bei einem guten Design können Probleme auftreten. Hier erfahren Sie, wie Sie häufige Ausfälle von Lasertreiber-Leiterplatten im Zusammenhang mit dem Lagenaufbau beheben können.

1. Übermäßiges Klingeln / Überschwingen

• Symptom: Der optische Ausgang weist einen großen Spike an der Vorderflanke auf, oder die Spannung über der Laserdiode oszilliert.
• Ursachen: Die Schleifeninduktivität ist zu hoch; der L1-L2-Abstand ist zu groß; die Kondensatorbank ist zu weit vom Schalter entfernt.
• Prüfungen: Messen Sie den Abstand zwischen Kondensator, FET und Laser. Überprüfen Sie den Lagenaufbau-Bericht auf die Dielektrikumsdicke.
• Behebung: Platine mit dünnerem Prepreg neu entwerfen (z.B. 3 mil). Komponenten näher zusammenrücken.
• Prävention: Die parasitäre Induktivität während der Entwurfsphase simulieren.

2. Thermische Abschaltung / Überhitzung

• Symptom: Der Treiber funktioniert für einige Sekunden/Minuten und schaltet dann ab oder die Leistung driftet.
• Ursachen: Unzureichende Kupferstärke; Mangel an thermischen Vias; unterbrochene Massefläche.
• Prüfungen: Eine Wärmebildkamera verwenden, um Hotspots zu identifizieren. Kupferstärke überprüfen (1oz vs 2oz).
• Behebung: Externe Kühlung hinzufügen. Für neue Revisionen die Kupferstärke erhöhen oder, falls zutreffend, die Metallkern-Leiterplatten-Technologie verwenden.
• Prävention: Die thermische Verlustleistungsdichte ($W/cm^2$) frühzeitig berechnen.

3. Langsame Anstiegszeiten

• Symptom: Der Laserpuls ist "träge" oder trapezförmig statt quadratisch.
• Ursachen: Hohe Gate-Drive-Induktivität; schwacher Gate-Treiber; übermäßige Kapazität am Ausgangsknoten.
• Prüfungen: Die Gate-Source-Spannung ($V_{gs}$) direkt an den FET-Pins messen.
• Behebung: Die Leiterbahn vom Treiber-IC zum FET-Gate verkürzen. Den Lagenaufbau verbessern, um die Impedanz des Rückpfades zu reduzieren.
• Prävention: Den Gate-Treiber-IC unmittelbar neben dem FET platzieren.

4. EMI / Rauschkopplung

• Symptom: Logikschaltungen setzen sich während des Laserfeuerns zurück; Rauschen auf den Stromschienen.
• Ursachen: Gemeinsame Rückpfade (Common Impedance Coupling); Unterbrechungen in der Massefläche.
• Prüfungen: Schicht 2 auf Schnitte oder Schlitze unter dem Treiber überprüfen.
• Behebung: Trennen Sie die Hochstrommasse von der Logikmasse und verbinden Sie sie an einem einzigen Punkt (Sternmasse) oder verwenden Sie eine durchgehende Ebene mit sorgfältiger Platzierung.
• Prävention: Strenge Partitionierung des PCB-Layouts.

5. Rissbildung an Lötstellen

• Symptom: Zeitweiliger Betrieb nach thermischer Zyklisierung.
• Ursachen: CTE-Fehlanpassung zwischen Komponente und PCB; Platinenbiegung.
• Prüfungen: Lötstellen unter einem Mikroskop inspizieren. Material-Tg prüfen.
• Behebung: Verwenden Sie Underfill für große Komponenten. Wechseln Sie zu Material mit höherer Tg.
• Prävention: Sorgen Sie für einen symmetrischen Lagenaufbau, um Verzug zu vermeiden.

Häufig gestellte Fragen (FAQ)

F1: Was ist die ideale Anzahl von Lagen für eine Laser-Treiber-Leiterplatte? A: 4 Lagen sind das Standardminimum. Lage 1 für Komponenten/Routing, Lage 2 für durchgehende Masse, Lage 3 für Strom/Logik, Lage 4 für unteres Routing/Wärmeableitung. 2-Lagen-Platinen sind aufgrund höherer Induktivität selten ausreichend für Hochgeschwindigkeits-Nanosekunden-Treiber.

F2: Kann ich Standard-FR4 für LIDAR-Lasertreiber verwenden? A: Ja, aber nur wenn die dielektrische Schicht zwischen L1 und L2 sehr dünn ist (3-4 mil) und die Frequenz nicht extrem hoch ist (z.B. > 5 GHz analoge Bandbreite). Für extrem schnelle Flankenraten können Materialien mit geringerem Verlust erforderlich sein, um die Signalintegrität zu erhalten.

F3: Wie beeinflusst die Kupferdicke den Lagenaufbau? A: Dickeres Kupfer (2oz, 3oz) erhöht die Strombelastbarkeit, erfordert aber größere Abstände (Clearance) zwischen den Leiterbahnen. Es erhöht auch die Gesamtdicke der Platine geringfügig. Sie müssen thermische Anforderungen mit der Notwendigkeit einer Feinrasterverdrahtung abwägen.

F4: Was ist der "Skin-Effekt" und spielt er hier eine Rolle? A: Der Skin-Effekt bewirkt, dass Hochfrequenzstrom nur auf der äußeren Oberfläche des Leiters fließt. Bei Nanosekundenimpulsen erhöht dies den Widerstand. Breite, flache Leiterbahnen (Oberflächenschichten) sind besser als Runddrähte oder interne Schichten, um diesen Verlust zu minimieren.

F5: Sollte ich Blind- oder Buried-Vias verwenden? A: Im Allgemeinen nein. Durchkontaktierungen (Through-hole Vias) sind günstiger und zuverlässiger für die Wärmeübertragung. Blind-Vias sind nur notwendig, wenn die Bauteildichte extrem hoch ist (HDI-Designs), was bei Leistungstreibern seltener vorkommt.

F6: Wie gebe ich den Lagenaufbau (Stackup) dem Hersteller an? A: Stellen Sie eine Tabelle bereit, die jede Lage, den Materialtyp (Kupfer, Prepreg, Kern) und die gewünschte Dicke auflistet. Geben Sie explizit "Impedanzkontrolle erforderlich" an, falls zutreffend.

F7: Was ist die beste Oberflächenveredelung für Lasertreiber? A: ENIG (Chemisch Nickel/Immersionsgold) wird aufgrund seiner flachen Oberfläche bevorzugt, die bei der präzisen Platzierung kleiner Bauteile hilft und eine gute Lötbarkeit für freiliegende Pads gewährleistet.

F8: Warum ist die Schleifeninduktivität so kritisch? A: Überspannung wird definiert durch $V = L \cdot (di/dt)$. Wenn Sie 50A in 5ns schalten, erzeugt selbst 1nH Induktivität einen 10V-Spike. Dieser Spike kann die Durchbruchspannung der Laserdiode oder des FET überschreiten.

Q9: Kann APTPCB beim DFM für diese Lagenaufbauten unterstützen? A: Ja. Wir überprüfen Ihre Gerber-Dateien und Ihre Lagenaufbau-Anfrage, um sicherzustellen, dass die Materialien kompatibel und die Toleranzen vor Produktionsbeginn erreichbar sind.

Q10: Wie ist die Lieferzeit für einen kundenspezifischen Lagenaufbau? A: Standardmaterialien (FR4) mit kundenspezifischen Lagenaufbauten benötigen typischerweise 5-8 Tage. Spezialmaterialien (Rogers, Starkkupfer) können je nach Lagerverfügbarkeit 3-5 Tage zusätzlich beanspruchen.

Q11: Wie gehe ich mit der Wärme der Laserdiode selbst um? A: Der PCB-Lagenaufbau sollte eine dichte Anordnung von thermischen Vias unter dem Wärmeleitpad der Diode enthalten, die mit einer Kupferfläche auf der Unterseite verbunden sind, wo ein Kühlkörper angebracht werden kann.

Q12: Ist eine kontrollierte Impedanz für die Gate-Treiberleitung erforderlich? A: Normalerweise ist die Minimierung der Induktivität wichtiger als die Impedanzanpassung für den Gate-Treiber, da die Leitungslänge sehr kurz sein sollte. Das Eingangssignal zum Treiber-IC erfordert jedoch oft eine 50Ω-Impedanzkontrolle.

Glossar (Schlüsselbegriffe)

Begriff	Definition	Relevanz für Lasertreiber
Parasitäre Induktivität	Unerwünschte Induktivität, die in Leiterbahnspuren und Vias inhärent ist.	Der Hauptfeind des schnellen Schaltens; verursacht Spannungsspitzen.
GaN (Galliumnitrid)	Ein Halbleitermaterial mit großer Bandlücke, das für Hochgeschwindigkeits-FETs verwendet wird.	Ermöglicht Nanosekunden-Schaltgeschwindigkeiten, die für LIDAR erforderlich sind.
Prepreg	Harzgetränktes Glasfasergewebe, das zum Verkleben von Leiterplattenlagen verwendet wird.	Seine Dicke bestimmt den Abstand zwischen L1 und L2 (kritisch für die Induktivität).
Kern	Ein starres Basismaterial mit Kupfer auf einer oder beiden Seiten.	Bietet strukturelle Integrität für den Leiterplattenaufbau.
Tg (Glasübergangstemperatur)	Die Temperatur, bei der das Leiterplattenmaterial weich zu werden beginnt.	Eine hohe Tg ist für Hochleistungstreiber erforderlich, um Ausfälle zu vermeiden.
Schleifenfläche	Die physikalische Fläche, die vom Strompfad und seinem Rückweg umschlossen wird.	Muss minimiert werden, um die Induktivität zu reduzieren ($L \propto Area$).
VIPPO	Via-in-Pad Plated Over (Durchkontaktierung im Pad, plattiert).	Ermöglicht Durchkontaktierungen direkt in den Komponentenpads für maximale Wärmeübertragung.
Dk (Dielektrizitätskonstante)	Ein Maß für die Fähigkeit eines Materials, elektrische Energie in einem elektrischen Feld zu speichern.	Beeinflusst die Signalausbreitungsgeschwindigkeit und Impedanz.
CTE (Wärmeausdehnungskoeffizient)	Wie stark sich das Material unter Hitze ausdehnt.	Eine Fehlanpassung verursacht Spannungen an den Lötstellen während des Laserbetriebs.
LIDAR	Light Detection and Ranging (Lichterkennung und -entfernungsmessung).	Eine primäre Anwendung für Hochgeschwindigkeits- und Hochstrom-Lasertreiber-Leiterplatten.

Angebot anfordern

Bereit, Ihre Hochgeschwindigkeits-Lasertreiber-Designs zu fertigen? APTPCB bietet umfassende DFM-Überprüfungen, um sicherzustellen, dass Ihr Lasertreiber-Leiterplattenaufbau für Leistung und Herstellbarkeit optimiert ist.

Bitte bereiten Sie Folgendes für das genaueste Angebot vor:

• Gerber-Dateien: RS-274X-Format.
• Lagenaufbauzeichnung: Geben Sie die Lagenreihenfolge, das Kupfergewicht und die Dielektrikumsdicke an (insbesondere L1-L2).
• Materialanforderungen: Tg-Bewertung oder spezifische Marke (z.B. Isola, Rogers).
• Mengen: Prototypen- vs. Massenproduktionsvolumen.

Fazit

Den perfekten Lasertreiber-Leiterplattenaufbau zu erreichen, ist ein Balanceakt zwischen der Minimierung parasitärer Induktivität, der Bewältigung hoher thermischer Lasten und der Sicherstellung der Herstellbarkeit. Indem Sie ein dünnes Dielektrikum zwischen der obersten Schicht und der Masseebene priorisieren, bei Bedarf schweres Kupfer verwenden und die richtigen Materialien auswählen, können Sie sicherstellen, dass Ihr Lasersystem mit der für moderne Anwendungen erforderlichen Präzision und Geschwindigkeit arbeitet. Ob Sie LIDAR-Systeme oder industrielle Faserlaser bauen, ein disziplinierter Ansatz beim Lagenaufbau ist die Grundlage für den Erfolg.

Related links

• Rogers oder spezialisierte Hochgeschwindigkeitsmaterialien
• PCB-Stackup-Richtlinien
• Hochthermische Leiterplattenfähigkeiten
• Metallkern-Leiterplatten