Eine erfolgreiche Leiterplattenfertigung und -bestückung erfordert die Überbrückung der Lücke zwischen digitalen Designdateien und physischen Produktionsbeschränkungen. Für Elektroingenieure und Produktdesigner umfasst der Übergang vom CAD zu einer fertigen PCBA Hunderte von Prozessvariablen, von der Laminatauswahl bis zu den Reflow-Profilen. Ein einziges Versehen im Datenpaket oder in der Materialspezifikation kann zu Ertragsverlusten, Problemen mit der Signalintegrität oder kostspieligen Nacharbeiten führen.

Dieser Leitfaden bietet eine technische Aufschlüsselung des gesamten schlüsselfertigen Prozesses. Er konzentriert sich auf umsetzbare Spezifikationen, Verifizierungsschritte und die Ursachenanalyse für häufige Defekte. Ob Sie von einem Prototyp zur Massenproduktion skalieren oder eine komplexe HDI-Platine Fehler beheben, diese Parameter bestimmen den Erfolg des Aufbaus. Bei APTPCB (APTPCB Leiterplattenfabrik) betonen wir, dass eine klare Kommunikation dieser technischen Anforderungen die Grundlage für zuverlässige Elektronik-Hardware ist.

Kurzantwort (30 Sekunden)

Für einen standardmäßigen starren Leiterplattenaufbau gewährleistet die Einhaltung der folgenden Basisfähigkeiten einen hohen Ertrag und Kosteneffizienz. Abweichungen von diesen Bereichen erfordern in der Regel eine spezialisierte Verarbeitung.

• Leiterbahn/Abstand: Mindestwerte über 4 mil (0,1 mm) für Standardkosten; 3 mil (0,075 mm) ist HDI-Bereich.
• Bohrungsgrößen: Die minimale mechanische Bohrung beträgt typischerweise 0,2 mm (8 mil). Laserbohrungen für Microvias gehen bis zu 0,1 mm (4 mil).
• Ringring: Halten Sie mindestens 4-5 mil (0,125 mm) Pad über der Lochgröße ein, um Bohrtoleranzen zu berücksichtigen.
• Stücklistenintegrität (BOM): Stellen Sie sicher, dass jeder Posten eine Herstellerteilenummer (MPN) und eine Referenzbezeichnung hat. Zweideutige Beschreibungen verursachen Verzögerungen.
• Dateiformate: Reichen Sie Gerber RS-274X oder ODB++ für die Fertigung ein; Centroid (Pick & Place) XY-Daten und BOM für die Bestückung.
• Lötstoppmaske: Halten Sie einen Mindestabstand (Damm) von 3-4 mil (0,075-0,1 mm) zwischen den Pads ein, um Lötbrücken zu vermeiden.

Wann die Leiterplattenfertigung und -bestückung sinnvoll ist (und wann nicht)

Das Verständnis des Umfangs der professionellen Fertigung hilft bei der Ressourcenzuweisung. Nicht jedes Projekt erfordert sofort eine vollständige schlüsselfertige Produktionslinie.

Wann es sinnvoll ist

• Neue Produkteinführung (NPI): Bei der Validierung von Form, Passung und Funktion mit produktionsrelevanten Materialien und Prozessen.
• High-Density Interconnect (HDI): Designs, die Blind-/Buried-Vias und Fine-Pitch-BGAs (0,4 mm oder weniger) verwenden, erfordern eine professionelle Fertigung und automatisierte optische Inspektion (AOI).
• Massenproduktion: Jede Menge über 50 Einheiten, bei der manuelles Löten zu kostspielig und inkonsistent wird.
• Impedanzkontrollierte Designs: HF- und Hochgeschwindigkeits-Digitalschaltungen, die spezifische Dielektrizitätskonstanten und eine Stack-up-Verifizierung erfordern.
• Schlüsselfertige Anforderungen: Wenn das Ziel ist, eine getestete, gebrauchsfertige Platine zu erhalten, ohne die Komponentenlogistik intern verwalten zu müssen.

Wann es nicht sinnvoll ist (oder übertrieben ist)

• Steckbrettaufbau/Machbarkeitsnachweis: Validierung von Schaltungen im Frühstadium, bei der Layout-Parasiten noch nicht kritisch sind.
• Do-it-yourself-Reparatur einzelner Einheiten: Das Ersetzen einer Komponente auf einer älteren Platine erfordert in der Regel keine Neuherstellung der Leiterplatte.
• Extrem lockere Toleranzen: Einfache Breakout-Boards, die zu Hause geätzt werden können (obwohl die professionelle Fertigung heute oft günstiger ist).
• Drahtwickeltechnik: Ältere Prototyping-Methoden für langsame digitale Logik, bei denen das PCB-Layout noch nicht finalisiert ist.

Regeln & Spezifikationen

Die folgende Tabelle beschreibt kritische Designregeln für die Leiterplattenfertigung und -bestückung. Die Einhaltung dieser Werte stellt sicher, dass das Design herstellbar (DFM) und bestückbar (DFA) ist.

Regel	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Nichtbeachtung
Minimale Leiterbahnbreite	≥ 0.127mm (5 mil)	Verhindert offene Stromkreise durch Überätzung; reduziert Kosten.	DRC im CAD ausführen; DFM-Richtlinien prüfen.	Höhere Kosten; Risiko gebrochener Leiterbahnen während des Ätzens.
Minimaler Abstand (Freiraum)	≥ 0.127mm (5 mil)	Verhindert Kurzschlüsse zwischen Kupfermerkmalen; gewährleistet den Ätzmittelfluss.	CAD DRC; Automatische Optische Inspektion (AOI).	Kurzschlüsse; Kupfersplitter, die intermittierende Fehler verursachen.
Aspektverhältnis des Vias	≤ 8:1 (10:1 max)	Stellt sicher, dass die Beschichtungslösung die Lochwand effektiv durchdringen und beschichten kann.	Berechnen: Plattendicke / Bohrdurchmesser.	Unvollständige Beschichtung; offene Vias; Rissbildung im Barrel unter thermischer Belastung.
Lötstopplacksteg	≥ 0.1mm (4 mil)	Verhindert, dass Lötpaste zwischen den Pads fließt (Brückenbildung).	Gerber-Maskenschichten prüfen; mit den Spezifikationen des Herstellers abgleichen.	Lötbrücken (Kurzschlüsse), insbesondere bei Fine-Pitch-ICs.
Bauteilabstand	≥ 0.25mm (10 mil)	Ermöglicht Düsenzugang für Bestückungsautomaten; verhindert Tombstoning.	CAD-Platzierungsgrenzen prüfen; 3D-Kollisionsprüfung.	Bauteile können nicht platziert werden; Nacharbeit unmöglich; Tombstoning.
Pastenmasken-Erweiterung	1:1 oder -10% Reduzierung	Kontrolliert das Lötvolumen. Zu viel Paste verursacht Kurzschlüsse; zu wenig verursacht Unterbrechungen.	Schablonendateien überprüfen; Bestückungsdienstleister konsultieren.	Lotperlenbildung; Brückenbildung; kalte Lötstellen (unzureichendes Lot).
Bohrung zu Kupfer	≥ 0.2mm (8 mil)	Verhindert, dass der Bohrer interne Kupferebenen trifft (Kurzschlüsse).	CAD DRC (Bohrung zu Kupfer-Abstand).	Interne Kurzschlüsse zwischen Netzen; Ausschussplatinen.
Oberflächenveredelung	ENIG für BGA/Fine Pitch	Ebenheit für BGA-Platzierung erforderlich; HASL ist zu uneben.	In den Fertigungsnotizen angeben; Materialien prüfen.	BGA-Unterbrechungen; Planarisierungsprobleme; schlechte Lötbarkeit.
Passermarken	1mm Kreis + 2mm Maske	Wesentlich für die maschinelle Bildverarbeitungsausrichtung während der Bestückung.	Sichtprüfung an Leiterplattenrahmen und in der Nähe von Fine-Pitch-Bauteilen.	Falsch ausgerichtete Bauteile; maschinelle Ablehnung der Platine.
Leiterplattenrandabstand	≥ 0,3 mm (Kupfer zum Rand)	Verhindert Kupfergrate beim Fräsen/V-Scoring.	CAD DRC (Leiterplattenkonturabstand).	Freiliegende Kupferkurzschlüsse zum Gehäuse; abblätterndes Kupfer an den Kanten.
Impedanztoleranz	±10% (Standard)	Kritisch für die Signalintegrität auf USB-, PCIe-, DDR-Leitungen.	Verwenden Sie einen Impedanzrechner.	Signalreflexion; Datenkorruption; EMI-Fehler.
Verbiegung und Verwindung	≤ 0,75%	Stellt sicher, dass die Platine für den Schablonendruck und die Bestückung flach liegt.	IPC-TM-650 Testmethode; Überprüfung des Lagenaufbaus.	Schablonenversatz; herabfallende Bauteile; Unmöglichkeit der Montage im Gehäuse.

Implementierungsschritte

Die Durchführung eines Projekts zur Leiterplattenfertigung und -bestückung umfasst einen sequenziellen Arbeitsablauf. Jeder Schritt fungiert als Torwächter für den nächsten.

1. Generierung der Designausgabe

   • Aktion: Exportieren Sie Gerber RS-274X (oder ODB++) Dateien, NC Drill Dateien, IPC-356 Netlist, BOM und XY Centroid Daten.
   • Schlüsselparameter: Stellen Sie sicher, dass der Koordinatenursprung in allen Dateien konsistent ist.
   • Abnahmekontrolle: Laden Sie Dateien in einen Gerber Viewer, um die Schichtausrichtung und die Genauigkeit der Bohrtreffer zu überprüfen.

2. BOM-Bereinigung und Komponentenbeschaffung

• Aktion: Überprüfung der Komponentenverfügbarkeit und des Lebenszyklusstatus (Aktiv, NRND, EOL).
  • Schlüsselparameter: MPNs exakt an Footprints anpassen (z.B. sicherstellen, dass ein metrisches 0603-Bauteil nicht auf einem imperialen 0603-Footprint platziert wird).
  • Abnahmekontrolle: Keine "unbekannten" Teile; alle Artikel mit langer Lieferzeit identifiziert und ggf. für den Ersatz freigegeben.

3. DFM/DFA-Überprüfung

   • Aktion: Der Hersteller überprüft Dateien auf Verstöße (Säurefallen, Splitter, unmögliche Bohrtreffer).
   • Schlüsselparameter: Minimale Strukturgrößen im Vergleich zur Fertigungskapazitätsklasse (Standard vs. Advanced).
   • Abnahmekontrolle: Engineering Query (EQ)-Bericht wird erstellt und vom Designer gelöst.

4. Leiterplattenfertigung (Rohplatine)

   • Aktion: Innenlagenbelichtung, Ätzen, Laminieren, Bohren, Plattieren und Oberflächenveredelung.
   • Schlüsselparameter: Stapelhöhe und Konsistenz des Kupfergewichts.
   • Abnahmekontrolle: E-Test (Flying Probe) bestanden; Sichtprüfung der Oberflächengüte; Querschnittsanalyse der Lochwandplattierung.

5. Schablonenerstellung und Lötpastendruck

   • Aktion: Eine lasergeschnittene Edelstahlschablone wird basierend auf den Pastenschichten erstellt. Lötpaste wird auf die Rohplatine aufgetragen.
   • Schlüsselparameter: Schablonendicke (typischerweise 0.1mm - 0.15mm) und Aperturreduzierung.
   • Abnahmekontrolle: Lötpasteninspektion (SPI) zur Messung von Pastenvolumen und -höhe vor der Bauteilplatzierung.

6. Bestückung (Pick and Place, P&P)

• Aktion: Hochgeschwindigkeitsmaschinen entnehmen Bauteile von Rollen/Trays und platzieren sie auf den bestückten Pads.
  • Schlüsselparameter: Platzierungsgenauigkeit (typischerweise ±0,03 mm) und Düsenwahl.
  • Abnahmekontrolle: Visuelle Überprüfung, dass alle Teile vorhanden und korrekt ausgerichtet sind (Polaritätsprüfung).

7. Reflow-Löten

   • Aktion: Die Platine durchläuft einen Förderofen mit kontrollierten thermischen Zonen (Vorheizen, Einweichen, Reflow, Abkühlen).
   • Schlüsselparameter: Spitzentemperatur (245°C-260°C für bleifrei) und Zeit über Liquidus (TAL).
   • Abnahmekontrolle: Bildung intermetallischer Verbindungen; glänzende (oder satinierte) Lötstellen; keine verbrannten Bauteile.

8. Automatische Optische Inspektion (AOI) & Röntgen

   • Aktion: Kameras scannen nach fehlenden Teilen, Schräglage und Polarität. Röntgen prüft versteckte BGA-Lötstellen.
   • Schlüsselparameter: Schwellenwerteinstellungen für Fehlalarme vs. Durchschlupf.
   • Abnahmekontrolle: Bestanden/Nicht bestanden-Bericht; Röntgen bestätigt, dass die BGA-Hohlräume <25% betragen (IPC Klasse 2).

9. Funktionstest (FCT) & Endkontrolle

   • Aktion: Platine einschalten, Firmware flashen und das Eingabe-/Ausgabeverhalten validieren.
   • Schlüsselparameter: Testabdeckung (Prozentsatz der überprüften Netze/Funktionen).
   • Abnahmekontrolle: Platine funktioniert wie im Testplan spezifiziert; kosmetische Inspektion gemäß IPC-A-610.

Fehlermodi & Fehlerbehebung

Selbst bei rigorosem Design können Fehler bei der Leiterplattenfertigung und -bestückung auftreten. Die Identifizierung des Symptoms und die Rückverfolgung zur Grundursache ist für Korrekturmaßnahmen unerlässlich.

1. Tombstoning (Manhattan-Effekt)

• Symptom: Ein passives Bauteil (Widerstand/Kondensator) steht vertikal auf einem Pad.
• Ursachen: Ungleichmäßige Erwärmung während des Reflow-Lötens; unausgewogene Pad-Größen (eines mit einer großen Massefläche ohne thermische Entlastung verbunden); zu große Schablonenöffnung.
• Überprüfungen: Thermische Entlastungsverbindungen im Layout prüfen; Pastenvolumen auf beiden Pads prüfen.
• Behebung: Manuelle Nacharbeit mit einem Lötkolben.
• Prävention: Thermische Entlastungen auf Masse-Pads verwenden; symmetrische Pad-Geometrien sicherstellen; Schablonenöffnung auf der Masse-Seite reduzieren.

2. Lötbrücken (Kurzschlüsse)

• Symptom: Überschüssiges Lot, das zwei benachbarte Pins verbindet, häufig bei QFP und Fine-Pitch-Steckverbindern.
• Ursachen: Fehlende Lötstopplackbrücke; zu große Schablonenöffnungen; zu hoher Bestückungsdruck (Quetschen der Paste); zu langsames Reflow-Profil (Absacken).
• Überprüfungen: Existenz der Lötstopplackbrücke überprüfen; SPI-Daten auf überschüssiges Volumen prüfen.
• Behebung: Überschüssiges Lot mit Entlötlitze (Wick) entfernen.
• Prävention: Lötstopplackbrücken im CAD definieren; Schablonenöffnungsbreite reduzieren; Reflow-Profil-Rampenrate optimieren.

3. BGA-Hohlräume

• Symptom: Lufteinschlüsse in den Lötperlen unter einem BGA, nur per Röntgen sichtbar.
• Ursachen: Flüchtige Bestandteile im Flussmittel entweichen nicht; Einweichzeit des Reflow-Profils zu kurz; Feuchtigkeit in der Leiterplatte oder im Bauteil.
• Prüfungen: Röntgenanalyse (Berechnung des prozentualen Hohlraumanteils).
• Behebung: Nicht einfach zu beheben; erfordert BGA-Entfernung und Re-Balling.
• Vorbeugung: Leiterplatten und Bauteile backen, um Feuchtigkeit zu entfernen; Reflow-Einweichzone optimieren, um das Ausgasen des Flussmittels zu ermöglichen; bei Bedarf Vakuum-Reflow verwenden.

4. Delamination

• Symptom: Trennung der Leiterplattenschichten, die als Blasen oder Bläschen erscheint.
• Ursachen: Im FR4-Material eingeschlossene Feuchtigkeit; Thermoschock; schlechte Laminierungsbindung während der Herstellung.
• Prüfungen: Sichtprüfung; Querschnittsanalyse.
• Behebung: Keine. Die Platine wird verschrottet.
• Vorbeugung: Leiterplatten in vakuumversiegelten Beuteln lagern; Platinen vor der Montage backen; hoch-Tg-Materialien für bleifreie Prozesse auswählen.

5. Unterbrechungen (Lötfehlstellen)

• Symptom: Ein Bauteilpin ist nicht mit dem Pad verbunden.
• Ursachen: Koplanaritätsprobleme (Pin sitzt höher als Pad); unzureichende Lötpaste; Verzug der Platine.
• Prüfungen: Sichtprüfung; AOI; Durchgangsprüfung.
• Behebung: Lötmittel manuell hinzufügen.
• Vorbeugung: ENIG-Oberfläche für Ebenheit verwenden; sicherstellen, dass die Schablonendicke ausreichend ist; Koplanarität der Bauteilanschlüsse prüfen.

6. Kupferablösung (Pad-Abhebung)

• Symptom: Das Kupferpad löst sich während des Lötens oder der Nacharbeit vom FR4-Substrat.
• Ursachen: Überhitzung bei manueller Nacharbeit; schlechte Haftung der Kupferfolie; mechanische Belastung.
• Prüfungen: Sichtprüfung.
• Behebung: Drahtbrücke zur nächsten Leiterbahn (Reparatur, keine Produktionsqualität).
• Prävention: Löttemperatur kontrollieren; größere Pads verwenden, wo mechanische Belastung erwartet wird; hochwertiges Laminat spezifizieren.

7. Impedanzfehlanpassung

• Symptom: Signalintegritätsfehler, Datenfehler oder Reflexionen auf Hochgeschwindigkeitsleitungen.
• Ursachen: Falsche Leiterbahnbreite; Variation der Dielektrikumdicke; Diskontinuität der Referenzebene.
• Prüfungen: TDR-Messung (Time Domain Reflectometry).
• Behebung: Keine für die physische Platine. Neuentwurf erforderlich.
• Prävention: Impedanzrechner während des Designs verwenden; kontrollierte Impedanz in den Fertigungsnotizen spezifizieren; TDR-Coupons vom Hersteller anfordern.

Designentscheidungen

Strategische Entscheidungen, die früh in der Designphase getroffen werden, beeinflussen maßgeblich die Kosten und den Erfolg der Leiterplattenfertigung und -bestückung.

Materialauswahl

Das Standardmaterial ist FR4 TG150, geeignet für die meisten Unterhaltungselektronik. Spezialisierte Anwendungen erfordern jedoch spezifische Substrate.

• Hochfrequenz: Für HF-Anwendungen (>1GHz) ist Standard-FR4 zu verlustreich. Materialien wie Rogers oder Teflon sind erforderlich. Siehe Rogers PCB-Materialien.
• Hohe Temperatur: Automobil- oder Industrieplatinen können High-TG (TG170 oder TG180) erfordern, um thermischer Belastung standzuhalten.
• Wärmemanagement: Metallkern-Leiterplatten (MCPCB) sind für Hochleistungs-LED-Beleuchtung unerlässlich, um Wärme effizient abzuleiten.

Oberflächenveredelung

Die Schnittstelle zwischen dem Bauteil und dem Kupferpad wird durch die Oberflächenveredelung definiert.

• HASL (Hot Air Solder Leveling): Robust und günstig, aber die Oberfläche ist uneben. Gut für Durchsteckbauteile, schlecht für Fine-Pitch-SMDs.
• ENIG (Electroless Nickel Immersion Gold): Ausgezeichnete Planheit, Oxidationsbeständigkeit und Lagerfähigkeit. Der Standard für BGAs und Fine-Pitch-Bauteile.
• OSP (Organic Solderability Preservative): Sehr flach und günstig, hat aber eine kurze Lagerfähigkeit und ist empfindlich gegenüber Handhabung.
• Hard Gold: Wird für Steckverbinder (Goldfinger) verwendet, die wiederholten Steckzyklen unterliegen.

Nutzenfertigung

Die Fertigungseffizienz hängt von der Nutzenfertigung ab.

• V-Score: Gerade Schnitte, die einen dünnen Materialsteg hinterlassen. Effiziente Raumnutzung, erfordert aber quadratische Umrisse.
• Tab-Route (Mouse Bites): Verwendet Fräser, um komplexe Formen zu schneiden, wobei kleine Stege zur Fixierung der Platine verbleiben. Besser für unregelmäßige Formen, verschwendet aber mehr Material.
• Fiducials & Tooling Holes: Jede Nutzenplatte benötigt globale Passermarken für die Bestückungsmaschine, um das gesamte Array auszurichten, und Werkzeuglöcher für Prüfvorrichtungen.

Häufig gestellte Fragen

F: Wie ist die Standardlieferzeit für die Leiterplattenfertigung und -bestückung? A: Standardmäßige Prototypenlieferzeiten betragen typischerweise 2-4 Tage für die Fertigung plus 2-4 Tage für die Bestückung, was insgesamt etwa 1-2 Wochen ergibt.

• Beschleunigt: Kann für einfache Designs insgesamt 24-48 Stunden dauern (Premium-Kosten).
• Massenproduktion: Typischerweise 3-4 Wochen, einschließlich der Komponentenbeschaffung.
• Engpass: Die Lieferzeiten der Komponenten bestimmen den Zeitplan oft mehr als der Herstellungsprozess selbst.

F: Wie wähle ich die besten Leiterplattenhersteller für mein Projekt aus? A: Achten Sie auf ein Gleichgewicht aus Leistungsfähigkeit, Zertifizierung und Kommunikation.

• Zertifizierungen: ISO9001 ist Minimum; IATF16949 für Automotive; UL für Sicherheit.
• Fähigkeiten: Stellen Sie sicher, dass sie Ihren technischen Spezifikationen entsprechen (z.B. Blindvias, spezifische Impedanz).
• Support: Bieten sie DFM-Überprüfungen an? Gibt es ein englischsprachiges Ingenieurteam?

F: Welche Dateien sind für ein schlüsselfertiges Angebot unbedingt erforderlich? A: Um einen genauen Preis zu erhalten, benötigen Sie drei Dinge:

• Gerber-Dateien: Für die Geometrie der Leiterplatte.
• BOM (Stückliste): Mit Herstellerteilenummern (MPNs) und Mengen für die Komponentenberechnung.
• Centroid-Datei (Bestückungsdaten): Für die Programmierung der Bestückungsmaschine (manchmal jedoch aus Gerber-Dateien generiert).

F: Warum gibt es eine Einrichtungsgebühr (NRE) für die Bestückung? A: NRE (Non-Recurring Engineering) deckt den einmaligen Arbeitsaufwand für die Einrichtung der Linie ab.

• Schablone: Laserschneiden der Edelstahlschablone.
• Programmierung: Einstellen der Koordinaten der Bestückungsmaschine.
• Ofenprofil: Kalibrierung des thermischen Profils für Ihre spezifische Platinenmasse.

F: Kann ich meine eigenen Teile liefern (Beistellung)? A: Ja, die meisten Bestücker erlauben eine teilweise oder vollständige Beistellung.

• Vorteile: Sie kontrollieren den Lagerbestand und die Beschaffung kritischer/teurer Teile.
• Nachteile: Sie verwalten die Logistik; Lieferverzögerungen Ihrerseits stoppen die Produktionslinie.
• Tipp: Liefern Sie immer 5-10% Überschuss (Schwund) für passive Bauteile, um Maschinenausschuss zu berücksichtigen.

F: Wie wählt man speziell für NPI einen Leiterplattenhersteller aus? A: NPI (New Product Introduction) erfordert Agilität gegenüber den niedrigsten Stückkosten.

• Geschwindigkeit: Können sie schnelle Durchlaufzeiten bewältigen?
• Feedback: Werden sie einen detaillierten DFM-Bericht zur Verbesserung des Designs für die Massenproduktion bereitstellen?
• Kleine Chargen: Haben sie eine Mindestbestellmenge (MOQ)? Suchen Sie nach "keine MOQ" oder nach Anbietern, die für geringe Stückzahlen geeignet sind.

F: Was ist der Unterschied zwischen Bestückung der Klasse 2 und Klasse 3? A: Diese beziehen sich auf IPC-Standards für Zuverlässigkeit.

• Klasse 2 (Dedizierter Service): Standard-Unterhaltungselektronik (Laptops, Haushaltsgeräte). Unvollkommenheiten sind erlaubt, wenn die Funktionalität erhalten bleibt.
• Klasse 3 (Hohe Zuverlässigkeit): Luft- und Raumfahrt, Medizin, Militär. Keine Ausfallzeiten erlaubt. Strengere Kriterien für die Lötstellenfüllung (75% vs. 50%) und die Beschichtungsdicke.

F: Warum ist meine Platine beim Impedanztest durchgefallen? A: Meistens aufgrund von Schwankungen der Dielektrizitätskonstante ($D_k$) oder der Erosion der Leiterbahnbreite.

• Material: Generisches FR4 variiert in $D_k$. Geben Sie eine bestimmte Marke an (z.B. Isola 370HR), wenn dies kritisch ist.
• Lagenaufbau (Stack-up): Haben Sie den vom Hersteller vorgeschlagenen Lagenaufbau verwendet? Die Dicke ihres Prepregs bestimmt die finale Impedanz.

F: Was ist die "First Article Inspection" (FAI)? A: FAI ist ein Validierungsschritt, bei dem die erste bestückte Platine vollständig geprüft wird, bevor der Rest der Charge gefertigt wird.

• Prozess: Die Maschine bestückt eine Platine, diese wird reflow-gelötet und dann geprüft (oft geröntgt).
• Vorteil: Erkennt Polaritätsfehler oder falsche Bauteile, bevor sie auf 1.000 Platinen bestückt werden.

F: Wie reduziere ich die Kosten für die Leiterplattenfertigung und -bestückung? A: Vereinfachen Sie das Design und konsolidieren Sie Bauteile.

• Lagen reduzieren: 4 Lagen sind günstiger als 6.
• Standardisieren: Verwenden Sie gängige passive Bauteile (z.B. alle 10k Widerstände), um die Anzahl der Feeder-Slots zu reduzieren.
• Spezifikationen lockern: Verwenden Sie nach Möglichkeit Standard-Vias (0,3 mm) anstelle von Laser-Mikrovias.
• Nutzen: Optimieren Sie die Panel-Auslastung, um Materialabfall zu reduzieren.

Glossar (Schlüsselbegriffe)

Begriff	Definition	Kontext
Gerber	Das Standarddateiformat für Leiterplattenfertigungsdaten (Lagen, Bohrungen, Maske).	"Senden Sie die Gerber-Dateien an den Hersteller."
BOM	Stückliste (Bill of Materials); Liste aller Komponenten, Mengen und Teilenummern.	"Die Stückliste muss mit den Referenzbezeichnungen übereinstimmen."
Centroid / Pick & Place-Datei	Eine Textdatei, die X-, Y-, Rotations- und Seitendaten für jede Komponente enthält.	"Die Maschine benötigt die Centroid-Datei, um zu wissen, wo die Bauteile platziert werden sollen."
Fiducial	Eine optische Markierung auf der Leiterplatte, die von Bestückungsautomaten zur Ausrichtung verwendet wird.	"Fiducials zu den Panel-Schienen hinzufügen."
Reflow	Der Prozess des Schmelzens von Lötpaste in einem Ofen, um Komponenten zu befestigen.	"Das Reflow-Profil muss für dieses große BGA angepasst werden."
Wellenlöten	Eine Methode zum Löten von Through-Hole-Komponenten, indem die Platine über eine Welle aus geschmolzenem Lot geführt wird.	"Wir verwenden Wellenlöten für die Steckverbinder."
Schablone	Eine Metallplatte mit Löchern (Aperturen), die zum Drucken von Lötpaste auf Pads verwendet wird.	"Die Schablonendicke bestimmt das Lötvolumen."
IPC-A-610	Der Industriestandard für die Akzeptanz elektronischer Baugruppen.	"Nach IPC-A-610 Klasse 2 prüfen."
Nutzenfertigung	Gruppierung mehrerer Leiterplatten auf einem größeren Nutzen für eine effiziente Fertigung.	"Die Platinen 2x5 für die Bestückung nutzen."
DFM	Design for Manufacturing; Optimierung des Designs, um die Herstellung einfacher/kostengünstiger zu gestalten.	"Vor der Bestellung einen DFM-Check durchführen."
Via-in-Pad	Platzierung eines Vias direkt in einem Bauteil-Pad, erfordert normalerweise Füllung und Kappen.	"Dieses BGA erfordert Via-in-Pad-Technologie."
Mauszähne	Perforierte Abreißstege, die bei der Nutzenfertigung verwendet werden.	"Die Mauszähne nach der Bestückung abbrechen."
Lötstopplack	Die Schutzschicht (meist grün), die Kupferleiterbahnen bedeckt.	"Die Einstellungen für die Lötstopplack-Erweiterung überprüfen."
Siebdruck	Die Farbschicht (normalerweise weiß), die für Bauteilbeschriftungen und Logos verwendet wird.	"Stellen Sie sicher, dass der Siebdruck die Lötpads nicht überlappt."

Fazit

Die Beherrschung der Leiterplattenfertigung und -bestückung bedeutet nicht nur das Erstellen einer Reihe von Dateien; es geht darum, die physikalischen Grenzen und Prozessfenster der Fertigungshalle zu verstehen. Durch die Einhaltung standardmäßiger Designregeln, die Validierung Ihrer Stückliste (BOM) und das Verständnis der Ursachen häufiger Defekte können Sie Risiken und Kosten erheblich reduzieren.

Ganz gleich, ob Sie einen neuen IoT-Gerät prototypisieren oder einen komplexen Industriesteuerung skalieren, die in diesem Leitfaden detaillierten Spezifikationen dienen als Ihre Grundlage für Qualität. APTPCB ist darauf ausgelegt, die Feinheiten moderner Elektronik zu handhaben, von Standard-Starrplatinen bis hin zu komplexen HDI-Baugruppen. Wenn Sie bereit sind, vom Design zur Produktion überzugehen, stellen Sie sicher, dass Ihr Datenpaket vollständig, Ihre Spezifikationen klar und Ihr Partner fähig ist.

Für spezifische Fragen zu Ihrem Stack-up oder DFM-Prüfungen kontaktieren Sie direkt unser Ingenieurteam.

Related links

• DFM-Richtlinien
• Materialien
• Impedanzrechner
• Gerber Viewer
• Rogers PCB-Materialien