Leiterplattenfertigung und -bestückung: Vollständiger Leitfaden zu Spezifikationen, Prozess und Fehlersuche

Erfolgreiche Leiterplattenfertigung und -bestückung bedeutet, die Lücke zwischen digitalen Konstruktionsdaten und den realen Grenzen der Fertigung zu schließen. Für Elektroingenieure und Produktentwickler umfasst der Weg vom CAD-Modell bis zur fertigen PCBA Hunderte von Prozessvariablen, angefangen bei der Wahl des Laminats bis hin zu den Reflow-Profilen. Schon ein einzelnes Versäumnis im Datenpaket oder in der Materialspezifikation kann zu Ertragsverlusten, Problemen mit der Signalintegrität oder teuren Nacharbeiten führen.

Dieser Leitfaden liefert eine technische Gesamtübersicht über den kompletten Turnkey-Prozess. Im Mittelpunkt stehen umsetzbare Spezifikationen, Verifikationsschritte und die Ursachenanalyse typischer Fehlerbilder. Ganz gleich, ob Sie vom Prototyp in die Serienproduktion wechseln oder eine komplexe HDI-Platine analysieren: Diese Parameter entscheiden über den Erfolg der Baugruppe. Bei APTPCB (APTPCB PCB Factory) betonen wir, dass eine präzise Kommunikation technischer Anforderungen die Grundlage für zuverlässige Elektronik-Hardware ist.

Kurzantwort (30 Sekunden)

Für eine Standard-Starrleiterplatte sorgen die folgenden Basiskapazitäten in der Regel für gute Ausbeute und wirtschaftliche Fertigung. Abweichungen davon erfordern meist Spezialprozesse.

Leiterbahn / Abstand: Halten Sie die Mindestwerte über 4 mil (0,1 mm), um im Standardkostenbereich zu bleiben; 3 mil (0,075 mm) ist bereits HDI-Niveau.
Bohrdurchmesser: Mechanische Mindestbohrungen liegen typischerweise bei 0,2 mm (8 mil). Laserbohrungen für Microvias gehen bis 0,1 mm (4 mil).
Ringbreite: Planen Sie mindestens 4-5 mil (0,125 mm) Padüberstand gegenüber dem Lochdurchmesser ein, um Bohrversatz auszugleichen.
BOM-Integrität: Jede Position muss eine Manufacturer Part Number (MPN) und einen Reference Designator enthalten. Unklare Bezeichnungen verzögern den Ablauf.
Dateiformate: Für die Fertigung werden Gerber RS-274X oder ODB++ benötigt; für die Bestückung zusätzlich XY-Centroid-Daten (Pick & Place) und BOM.
Lötstopplack: Zwischen Pads sollte ein Mindeststeg von 3-4 mil (0,075-0,1 mm) bleiben, um Lötbrücken zu vermeiden.

Wann Leiterplattenfertigung und -bestückung sinnvoll sind (und wann nicht)

Wer den Umfang professioneller Fertigung richtig einordnet, kann Ressourcen sauber planen. Nicht jedes Projekt braucht sofort eine komplette Turnkey-Linie.

Wann es sinnvoll ist

New Product Introduction (NPI): Wenn Form, Passung und Funktion mit produktionsnahen Materialien und Prozessen validiert werden sollen.
High-Density Interconnect (HDI): Designs mit Blind- und Buried-Vias sowie Fine-Pitch-BGAs von 0,4 mm oder weniger erfordern professionelle Fertigung und Automated Optical Inspection (AOI).
Serienproduktion: Ab etwa 50 Stück wird manuelles Löten in der Regel zu teuer und zu inkonsistent.
Impedanzkontrollierte Designs: RF- und Hochgeschwindigkeitsschaltungen benötigen definierte Dielektrika und verifizierte Stack-ups.
Turnkey-Anforderung: Wenn Sie eine getestete, einsatzbereite Platine erhalten möchten, ohne die Komponentenlogistik intern zu steuern.

Wann es nicht sinnvoll ist (oder überdimensioniert wäre)

Breadboarding oder Machbarkeitsnachweis: Frühphasige Schaltungsvalidierung, bei der parasitäre Effekte des Layouts noch nicht kritisch sind.
DIY-Reparatur eines Einzelgeräts: Der Austausch eines Bauteils auf einer Altplatine erfordert normalerweise keine Neufertigung des Bare Boards.
Sehr grobe Toleranzen: Einfache Breakout-Boards, die theoretisch auch zu Hause geätzt werden könnten, obwohl professionelle Fertigung heute oft günstiger ist.
Wire Wrapping: Historische Prototyping-Methoden für langsame Digitallogik, wenn das PCB-Layout noch nicht final festgelegt ist.

Regeln und Spezifikationen

Die folgende Tabelle fasst kritische Designregeln für Leiterplattenfertigung und -bestückung zusammen. Werden diese Werte eingehalten, steigt die Wahrscheinlichkeit, dass das Design sowohl fertigungsgerecht (DFM) als auch bestückungsgerecht (DFA) ist.

Regel	Empfohlener Wert/Bereich	Warum es wichtig ist	So prüfen Sie es	Wenn ignoriert
Minimale Leiterbahnbreite	≥ 0.127 mm (5 mil)	Verhindert Unterbrechungen durch Überätzen und senkt die Kosten.	DRC im CAD ausführen; DFM-Richtlinien prüfen.	Höhere Kosten und erhöhtes Risiko gebrochener Leiterbahnen.
Minimaler Abstand	≥ 0.127 mm (5 mil)	Vermeidet Kurzschlüsse zwischen Kupferstrukturen und unterstützt den Ätzprozess.	CAD-DRC; Automated Optical Inspection (AOI).	Kurzschlüsse und Kupfersplitter mit intermittierenden Fehlern.
Via-Aspektverhältnis	≤ 8:1 (maximal 10:1)	Stellt sicher, dass die Galvanik die Lochwand zuverlässig erreicht.	Berechnung: Plattendicke / Bohrdurchmesser.	Unvollständige Durchkontaktierung, offene Vias oder Barrel Cracking.
Lötstopplacksteg	≥ 0.1 mm (4 mil)	Verhindert, dass Lötpaste zwischen Pads verläuft und Brücken bildet.	Gerber-Masken prüfen und mit der Herstellerspezifikation abgleichen.	Lötbrücken, besonders bei Fine-Pitch-ICs.
Bauteilabstand	≥ 0.25 mm (10 mil)	Schafft Platz für Pick-&-Place-Düsen und reduziert Tombstoning.	Platzierungsprüfung im CAD und 3D-Kollisionscheck.	Bauteile lassen sich nicht sauber platzieren, Nacharbeit wird schwierig.
Pastenmasken-Expansion	1:1 oder -10 % Reduktion	Steuert das Lotvolumen. Zu viel Paste erzeugt Kurzschlüsse, zu wenig verursacht Unterbrechungen.	Stencil-Daten überprüfen und mit dem Bestücker abstimmen.	Lotkugeln, Brücken und trockene Lötstellen.
Bohrung-zu-Kupfer-Abstand	≥ 0.2 mm (8 mil)	Verhindert, dass Bohrer innere Kupferlagen treffen.	CAD-DRC für Hole-to-Copper-Clearance.	Interne Kurzschlüsse und Ausschussplatinen.
Oberflächenfinish	ENIG für BGA und Fine Pitch	Für BGA-Bauteile ist eine plane Oberfläche nötig; HASL ist zu uneben.	In den Fertigungsnotizen angeben und Materialien prüfen.	Offene BGA-Verbindungen, Planaritätsprobleme und schlechte Lötbarkeit.
Fiducials	1-mm-Kreis + 2-mm-Maskenöffnung	Sind wesentlich für die kamerabasierte Ausrichtung während der Bestückung.	Sichtprüfung auf Nutzenstegen und in der Nähe feiner Bauteile.	Schief platzierte Bauteile und Maschinenablehnung.
Leiterplattenrandabstand	≥ 0,3 mm (Kupfer zum Rand)	Verhindert Kupfergrate beim Fräsen oder V-Scoring.	CAD-DRC zum Board-Outline-Abstand.	Freiliegendes Kupfer, Gehäusekurzschlüsse und Abhebung an Kanten.
Impedanztoleranz	±10 % (Standard)	Kritisch für die Signalintegrität auf USB-, PCIe- und DDR-Leitungen.	Einen Impedanzrechner verwenden.	Reflexionen, Datenfehler und EMI-Probleme.
Verzug und Verwölbung	≤ 0,75 %	Die Platine muss beim Pastendruck und Bestücken flach liegen.	IPC-TM-650-Testmethode und Stack-up-Balance prüfen.	Schablonenversatz, Bauteilabwurf und Montageprobleme im Gehäuse.

Umsetzungsschritte

Ein Projekt für Leiterplattenfertigung und -bestückung folgt einem klaren Ablauf. Jeder Schritt bildet die Freigabe für den nächsten.

Erzeugen der Konstruktionsdaten
- Aktion: Exportieren Sie Gerber RS-274X oder ODB++, NC-Drill-Dateien, IPC-356-Netzliste, BOM und XY-Centroid-Daten.
- Schlüsselparameter: Der Koordinatenursprung muss in allen Dateien identisch sein.
- Abnahmeprüfung: Laden Sie alles in einen Gerber Viewer, um Layer-Ausrichtung und Bohrtreffer zu kontrollieren.
BOM-Bereinigung und Komponentenbeschaffung
- Aktion: Prüfen Sie Verfügbarkeit und Lebenszyklusstatus aller Bauteile, zum Beispiel Active, NRND oder EOL.
- Schlüsselparameter: Jede MPN muss exakt zum Footprint passen, damit beispielsweise kein metrisches 0603-Bauteil auf einem imperialen 0603-Footprint landet.
- Abnahmeprüfung: Keine "unknown"-Teile und alle Long-Lead-Items identifiziert sowie bei Bedarf für Alternativen freigegeben.
DFM-/DFA-Review
- Aktion: Der Hersteller prüft die Daten auf Verstöße wie Acid Traps, Slivers oder unzulässige Bohrungen.
- Schlüsselparameter: Minimale Strukturgrößen im Vergleich zur Fähigkeitsklasse der Fertigung, Standard oder Advanced.
- Abnahmeprüfung: Ein EQ-Bericht wird erstellt und sämtliche Rückfragen werden vom Designer geklärt.
PCB-Fertigung des Bare Boards
- Aktion: Innenlagenbelichtung, Ätzen, Laminieren, Bohren, Metallisieren und Oberflächenfinish.
- Schlüsselparameter: Konsistenz von Stack-up-Höhe und Kupfergewicht.
- Abnahmeprüfung: E-Test per Flying Probe bestanden, Oberflächenfinish visuell geprüft und Lochwandmetallisierung im Querschliff bestätigt.
Stencil-Erstellung und Pastendruck
- Aktion: Ein lasergefertigter Edelstahlstencil wird aus den Pastenlagen erstellt, danach wird Lötpaste auf die Platine gedruckt.
- Schlüsselparameter: Stencil-Dicke, meist 0,1 mm bis 0,15 mm, und Apertur-Reduktion.
- Abnahmeprüfung: Solder Paste Inspection (SPI) misst Pastenvolumen und Pastenhöhe vor der Bauteilplatzierung.
Pick and Place (P&P)
- Aktion: Hochgeschwindigkeitsmaschinen nehmen Komponenten aus Gurten oder Trays auf und setzen sie auf die mit Paste versehenen Pads.
- Schlüsselparameter: Platziergenauigkeit, typischerweise ±0,03 mm, sowie die korrekte Düsenauswahl.
- Abnahmeprüfung: Sichtkontrolle, dass alle Bauteile vorhanden, korrekt ausgerichtet und polaritätsrichtig eingesetzt sind.
Reflow-Löten
- Aktion: Die Platine durchläuft einen Ofen mit kontrollierten Zonen für Vorwärmen, Soak, Reflow und Abkühlung.
- Schlüsselparameter: Spitzentemperatur von 245 °C-260 °C bei bleifreiem Lot und Time Above Liquidus (TAL).
- Abnahmeprüfung: Korrekte intermetallische Verbindung, saubere Lötkehlen und keine thermisch geschädigten Komponenten.
Automated Optical Inspection (AOI) und Röntgen
- Aktion: Kameras suchen nach fehlenden Bauteilen, Schiefstellung und Polung; Röntgen prüft verdeckte Lötstellen wie bei BGA.
- Schlüsselparameter: Schwellenwerte müssen so eingestellt sein, dass Fehlalarme und übersehene Defekte ausgewogen bleiben.
- Abnahmeprüfung: Pass/Fail-Bericht und Röntgennachweis, dass das Voiding bei BGA unter 25 % gemäß IPC Class 2 liegt.
Functional Test (FCT) und Endkontrolle
- Aktion: Platine einschalten, Firmware aufspielen und das Ein- und Ausgangsverhalten validieren.
- Schlüsselparameter: Testabdeckung, also wie viel Prozent der Netze und Funktionen tatsächlich geprüft werden.
- Abnahmeprüfung: Die Platine erfüllt den Testplan und besteht die kosmetische Prüfung nach IPC-A-610.

Fehlermodi und Fehlersuche

Auch bei einer guten Konstruktion können in der Leiterplattenfertigung und -bestückung Defekte auftreten. Entscheidend ist, das Symptom zu erkennen und zur Grundursache zurückzuverfolgen.

1. Tombstoning (Manhattan-Effekt)

Symptom: Ein passives Bauteil, etwa Widerstand oder Kondensator, steht aufrecht auf nur einem Pad.
Ursachen: Ungleichmäßiges Erwärmen im Reflow, asymmetrische Pad-Geometrien, ein Pad an großer Massefläche ohne Thermal Relief oder zu große Stencil-Apertur.
Prüfungen: Thermal Reliefs im Layout prüfen und das Pastenvolumen auf beiden Pads vergleichen.
Behebung: Manuelle Nacharbeit mit Lötkolben.
Vorbeugung: Thermal Reliefs auf Massepads verwenden, symmetrische Geometrien einhalten und die Stencil-Apertur auf der Masseseite reduzieren.

2. Lötbrücken

Symptom: Überschüssiges Lot verbindet benachbarte Pins, häufig bei QFP und Fine-Pitch-Steckverbindern.
Ursachen: Fehlender Lötstopplacksteg, zu große Stencil-Öffnungen, zu hoher Bestückungsdruck oder zu langsames Reflow-Profil.
Prüfungen: Vorhandensein des Maskenstegs kontrollieren und SPI-Daten auf zu viel Pastenvolumen prüfen.
Behebung: Überschüssiges Lot mit Entlötlitze entfernen.
Vorbeugung: Maskenstege korrekt im CAD definieren, Aperturen verschmälern und das Reflow-Profil sauber abstimmen.

3. BGA-Voids

Symptom: Lufteinschlüsse in BGA-Lotkugeln, die nur im Röntgen sichtbar werden.
Ursachen: Flüchtige Bestandteile des Flux entweichen nicht, Soak-Zeit ist zu kurz oder PCB beziehungsweise Bauteil enthalten Feuchtigkeit.
Prüfungen: Röntgenanalyse mit Berechnung des prozentualen Void-Anteils.
Behebung: Schwer zu reparieren; meist muss der BGA entfernt und neu geballt werden.
Vorbeugung: PCBs und Komponenten vor dem Prozess trocknen oder backen, Soak-Zone optimieren und bei Bedarf Vacuum Reflow einsetzen.

4. Delamination

Symptom: Schichten der Leiterplatte lösen sich und bilden Blasen oder Aufwölbungen.
Ursachen: Eingeschlossene Feuchtigkeit im FR4, Thermoschock oder unzureichende Laminationsbindung.
Prüfungen: Sichtprüfung und Querschliff.
Behebung: Nicht reparierbar. Die Platine ist Ausschuss.
Vorbeugung: Leiterplatten vakuumverpackt lagern, vor der Bestückung backen und für bleifreie Prozesse High-Tg-Material verwenden.

5. Offene Lötstellen

Symptom: Ein Bauteilanschluss ist nicht mit dem Pad verbunden.
Ursachen: Koplanaritätsprobleme, zu wenig Lötpaste oder Verzug der Leiterplatte.
Prüfungen: Sichtprüfung, AOI und Durchgangstest.
Behebung: Lot manuell ergänzen.
Vorbeugung: Für bessere Ebenheit ENIG einsetzen, passende Stencil-Dicke wählen und die Koplanarität der Anschlüsse prüfen.

6. Kupferablösung oder Pad-Lifting

Symptom: Das Kupferpad löst sich beim Löten oder Nacharbeiten vom FR4.
Ursachen: Überhitzung beim manuellen Rework, schlechte Haftung der Kupferfolie oder mechanische Belastung.
Prüfungen: Sichtkontrolle.
Behebung: Drahtbrücke zur nächsten Leiterbahn, als Reparatur möglich, aber nicht in Produktionsqualität.
Vorbeugung: Löttemperatur kontrollieren, größere Pads bei mechanischer Last vorsehen und hochwertiges Laminat spezifizieren.

7. Impedanzfehlanpassung

Symptom: Signalintegritätsprobleme, Datenfehler oder Reflexionen auf Hochgeschwindigkeitsleitungen.
Ursachen: Falsche Leiterbahnbreite, Variation der Dielektrikumsdicke oder unterbrochene Referenzebene.
Prüfungen: TDR-Messung, also Time Domain Reflectometry.
Behebung: Für die fertige Platine nicht korrigierbar; es ist ein Redesign notwendig.
Vorbeugung: Schon im Design mit Impedanzrechner arbeiten, Controlled Impedance in den Fertigungsnotizen fordern und TDR-Coupons anfordern.

Designentscheidungen

Strategische Entscheidungen in der frühen Entwurfsphase beeinflussen Kosten und Erfolg der Leiterplattenfertigung und -bestückung erheblich.

Materialauswahl

FR4 TG150 ist das Standardmaterial und für viele Consumer-Anwendungen ausreichend. Spezialisierte Designs verlangen jedoch gezielte Substrate.

Hohe Frequenz: Für RF-Anwendungen über 1 GHz ist Standard-FR4 zu verlustreich. Dann sind Materialien wie Rogers oder Teflon erforderlich. Siehe Rogers PCB Materials.
Hohe Temperatur: Automotive- oder Industrieplatinen benötigen eventuell High-TG-Materialien wie TG170 oder TG180.
Wärmemanagement: Metallkern-Leiterplatten (MCPCB) sind bei leistungsstarker LED-Beleuchtung oft unverzichtbar, um Wärme sauber abzuführen.

Oberflächenfinish

Die Verbindung zwischen Bauteil und Kupferpad hängt stark von der Oberflächenveredelung ab.

HASL (Hot Air Solder Leveling): Robust und günstig, aber wenig plan. Gut für Through-Hole, ungeeignet für Fine-Pitch-SMD.
ENIG (Electroless Nickel Immersion Gold): Sehr plan, oxidationsbeständig und lagerfähig. Standard für BGA und Fine Pitch.
OSP (Organic Solderability Preservative): Sehr flach und preisgünstig, jedoch empfindlich und mit kurzer Lagerfähigkeit.
Hard Gold: Wird für Edge-Connectoren oder Goldfinger verwendet, die viele Steckzyklen aushalten müssen.

Nutzenfertigung

Die Produktionseffizienz hängt stark von einer guten Nutzenplanung ab.

V-Score: Gerade Nutzentrennung mit dünnem Steg. Platzsparend, aber nur für einfache Konturen geeignet.
Tab-Route (Mouse Bites): Fräsen komplexer Konturen mit perforierten Haltestegen. Für unregelmäßige Formen besser, aber materialintensiver.
Fiducials und Tooling Holes: Jeder Nutzen braucht globale Fiducials zur Ausrichtung des Arrays und Tooling Holes für Prüf- und Montagevorrichtungen.

FAQ

F: Wie lang ist die typische Durchlaufzeit für Leiterplattenfertigung und -bestückung? A: Für Prototypen sind oft 2-4 Tage für die Fertigung plus 2-4 Tage für die Bestückung üblich, also insgesamt etwa 1-2 Wochen.

Beschleunigt: Bei einfachen Designs sind mit Aufpreis auch 24-48 Stunden Gesamtzeit möglich.
Serienproduktion: Rechnen Sie meist mit 3-4 Wochen inklusive Komponentenbeschaffung.
Engpass: Häufig bestimmen die Lieferzeiten der Bauteile den Termin stärker als die eigentliche Fertigung.

F: Wie wähle ich die besten Leiterplattenhersteller für mein Projekt aus? A: Achten Sie auf ein ausgewogenes Verhältnis aus technischer Fähigkeit, Zertifizierungen und Kommunikation.

Zertifizierungen: ISO9001 ist Minimum, IATF16949 wichtig im Automotive-Bereich und UL relevant für Sicherheit.
Fähigkeiten: Prüfen Sie, ob Blind Vias, definierte Impedanz oder andere Anforderungen tatsächlich beherrscht werden.
Support: Wichtig ist, ob DFM-Reviews angeboten werden und ob das Engineering-Team verlässlich kommuniziert.

F: Welche Dateien sind für ein Turnkey-Angebot zwingend nötig? A: Für eine belastbare Kalkulation brauchen Sie drei zentrale Datensätze.

Gerber-Dateien: Sie definieren die Geometrie der nackten Leiterplatte.
BOM: Sie enthält MPNs und Mengen für die Bauteilkalkulation.
Centroid- oder Pick-&-Place-Datei: Sie wird für die Maschinenprogrammierung benötigt, auch wenn sie manchmal aus Gerber-Daten erzeugt werden kann.

F: Warum fällt eine Einrichtungsgebühr oder NRE für die Bestückung an? A: NRE, also Non-Recurring Engineering, deckt den einmaligen Aufwand für die Linienvorbereitung.

Schablone: Laserschneiden des Edelstahlstencils.
Programmierung: Einrichten der Pick-&-Place-Koordinaten.
Ofenprofil: Thermische Kalibrierung passend zur realen Platinemasse.

F: Kann ich meine eigenen Bauteile beistellen? A: Ja. Viele Bestücker erlauben Teil- oder Vollbeistellung.

Vorteil: Sie steuern selbst Lagerbestand und Beschaffung kritischer oder teurer Teile.
Nachteil: Sie tragen auch die Logistik, und jeder Lieferverzug stoppt unter Umständen die Linie.
Tipp: Für passive Bauteile immer 5 %-10 % Zusatzmenge mitliefern, um Maschinenverluste auszugleichen.

F: Wie wähle ich speziell für NPI einen geeigneten Leiterplattenhersteller? A: Bei NPI zählt Flexibilität meist mehr als der niedrigste Stückpreis.

Geschwindigkeit: Prüfen Sie, ob schnelle Durchläufe unterstützt werden.
Feedback: Wichtig ist ein detaillierter DFM-Bericht, der das Design in Richtung Serie verbessert.
Kleinserien: Achten Sie auf niedrige oder keine MOQ-Vorgaben.

F: Was ist der Unterschied zwischen Class-2- und Class-3-Bestückung? A: Das sind IPC-Klassen für Zuverlässigkeit.

Class 2 (Dedicated Service): Typische Consumer-Produkte wie Laptops oder Haushaltsgeräte. Gewisse Unvollkommenheiten sind zulässig, solange die Funktion erhalten bleibt.
Class 3 (High Reliability): Luft- und Raumfahrt, Medizin und Militär. Hier gelten deutlich strengere Anforderungen an Lotfüllung und Beschichtungsdicke.

F: Warum ist meine Platine beim Impedanztest durchgefallen? A: Häufig liegen die Ursachen in Schwankungen der Dielektrizitätskonstante oder in Erosion der Leiterbahnbreite.

Material: Generisches FR4 kann in $D_k$ stark variieren. Für kritische Designs sollte eine konkrete Materialmarke wie Isola 370HR vorgegeben werden.
Stack-up: Prüfen Sie, ob Sie das vorgeschlagene Stack-up des Herstellers verwendet haben, denn die reale Prepreg-Dicke bestimmt die Endimpedanz.

F: Was ist eine First Article Inspection oder FAI? A: Dabei wird die erste bestückte Platine vollständig geprüft, bevor der Rest des Loses freigegeben wird.

Prozess: Eine Platine wird bestückt, reflow-gelötet und anschließend geprüft, häufig inklusive Röntgenanalyse.
Nutzen: Polungsfehler oder falsche Bauteile werden erkannt, bevor 1.000 Platinen bestückt werden.

F: Wie lassen sich die Kosten für Leiterplattenfertigung und -bestückung senken? A: Durch Vereinfachung des Designs und Konsolidierung der Bauteile.

Lagenzahl reduzieren: Vier Lagen sind günstiger als sechs.
Standardisieren: Wiederkehrende Passivwerte, etwa durchgehend 10k-Widerstände, reduzieren den Feeder-Aufwand.
Spezifikationen entspannen: Wo möglich Standard-Vias von 0,3 mm statt Laser-Microvias einsetzen.
Nutzen optimieren: Gute Panel-Ausnutzung spart Material und senkt Kosten.

Glossar (Schlüsselbegriffe)

Begriff	Definition	Kontext
Gerber	Standard-Dateiformat für PCB-Fertigungsdaten wie Lagen, Bohrungen und Masken.	"Senden Sie die Gerber-Dateien an den Hersteller."
BOM	Bill of Materials, also die vollständige Stückliste mit Mengen und Teilenummern.	"Die BOM muss zu den Reference Designators passen."
Centroid / Pick-&-Place-Datei	Textdatei mit X-, Y-, Rotations- und Seiteninformation für jedes Bauteil.	"Die Maschine braucht die Centroid-Datei, um die Bauteile zu platzieren."
Fiducial	Optische Markierung auf der Leiterplatte zur Ausrichtung in der Bestückungsmaschine.	"Fügen Sie Fiducials auf den Nutzenstegen hinzu."
Reflow	Prozess, bei dem Lötpaste im Ofen aufgeschmolzen wird, um Bauteile zu befestigen.	"Das Reflow-Profil muss für dieses große BGA angepasst werden."
Wave Soldering	Lötverfahren für Through-Hole-Bauteile, bei dem die Platine über eine Lötwelle geführt wird.	"Für die Steckverbinder nutzen wir Wave Soldering."
Stencil	Metallfolie mit Öffnungen zum Aufbringen von Lötpaste auf Pads.	"Die Stencil-Dicke bestimmt das Lotvolumen."
IPC-A-610	Industriestandard zur Bewertung der Akzeptanz elektronischer Baugruppen.	"Prüfen nach IPC-A-610 Class 2."
Panelization	Zusammenfassen mehrerer PCBs auf einem größeren Nutzen für effizientere Fertigung.	"Panelisieren Sie die Platinen im Format 2x5."
DFM	Design for Manufacturing, also das Optimieren des Designs für leichtere und günstigere Fertigung.	"Führen Sie vor der Bestellung einen DFM-Check durch."
Via-in-Pad	Ein Via wird direkt in einem Bauteilpad platziert und meist gefüllt sowie verschlossen.	"Dieses BGA braucht Via-in-Pad-Technologie."
Mouse Bites	Perforierte Abbruchstege in der Nutzenfertigung.	"Die Mouse Bites werden nach der Bestückung abgebrochen."
Solder Mask	Schutzschicht, meist grün, die die Kupferleiterbahnen bedeckt.	"Prüfen Sie die Einstellungen für die Solder-Mask-Expansion."
Silkscreen	Bedruckungsschicht, meist weiß, für Bezeichnungen und Logos.	"Stellen Sie sicher, dass der Silkscreen keine Lötpads überdeckt."

Fazit

Leiterplattenfertigung und -bestückung zu beherrschen heißt nicht nur, einen Satz Dateien zu erzeugen, sondern die physikalischen Grenzen und Prozessfenster der Fertigung wirklich zu verstehen. Wer sich an Standard-Designregeln hält, die BOM sauber validiert und die Ursachen häufiger Defekte kennt, kann Risiko und Kosten erheblich senken.

Ob Sie ein neues IoT-Gerät prototypisieren oder einen komplexen Industrieregler in die Serie bringen: Die in diesem Leitfaden beschriebenen Spezifikationen bilden Ihre Qualitätsbasis. APTPCB ist darauf ausgelegt, sowohl Standard-Starrplatinen als auch komplexe HDI-Baugruppen professionell umzusetzen. Wenn der Schritt vom Design in die Produktion ansteht, sollten Ihr Datenpaket vollständig, Ihre Anforderungen eindeutig und Ihr Fertigungspartner technisch belastbar sein.

Bei konkreten Fragen zu Stack-up oder DFM-Prüfungen wenden Sie sich direkt an unser Engineering-Team.