Eine durchdachte Mikroschliff-Coupon-Strategie ist die wirksamste Verteidigung gegen verdeckte Fertigungsmängel bei Leiterplatten. Während elektrische Tests lediglich Durchgang und Kurzschlussfreiheit prüfen, können sie strukturelle Schwachstellen wie unzureichende Kupferhülsendicke, Lagenversatz oder beginnende Eckrisse nicht erkennen. Für Entwicklungsingenieure und Qualitätsmanager stellt eine definierte Coupon-Strategie sicher, dass gefertigte Leiterplatten von APTPCB die strengen Anforderungen nach IPC Class 2 oder Class 3 erfüllen, ohne funktionsfähige Schaltungen zerstörend prüfen zu müssen.
Dieser Leitfaden erläutert, wie eine Prüfstrategie implementiert wird, die Panel-Ausnutzung und rigorose Qualitätssicherung optimal ausbalanciert.
Kurzantwort
Eine erfolgreiche Mikroschliff-Strategie basiert auf repräsentativer Probenahme und präziser Platzierung.
- Platzierung ist entscheidend: Coupons müssen an diagonal gegenüberliegenden Ecken des Fertigungsnutzens platziert werden, um die galvanisch ungünstigsten Zonen – Bereiche geringer Stromdichte – zu erfassen.
- Exakte Nachbildung der Via-Struktur: Der Coupon muss dieselben Via-Typen und dieselben Aspektverhältnisse wie die eigentliche Baugruppe aufweisen.
- IPC-Konformität: Verwenden Sie genormte Designs nach IPC-2221 und IPC-6012 (z. B. Coupon A für Bohrlöcher, Coupon B für Hülsenbeschichtung).
- Thermischer Stresstest: Coupons müssen vor dem Einbetten immer einem Schwalllöttest (10 Sekunden bei 288°C) unterzogen werden, um die thermische Belastung der Bestückung zu simulieren.
- Prüffrequenz: Für IPC Class 3 muss jeder Nutzen geprüft werden; für Class 2 genügt in der Regel eine stichprobenartige Prüfung pro Produktionslos.
- Lagenaufbau: Die Kupferverteilung im Coupon muss dem realen Lagenaufbau entsprechen, um realistische Laminierdrücke abzubilden.
Wann eine Mikroschliff-Coupon-Strategie erforderlich ist
Die gezielte Definition von Prüfanforderungen vermeidet unnötige Kosten und Lieferzeitverzögerungen.
Wann eine strikte Strategie erforderlich ist:
- Hochzuverlässige Anwendungen: IPC Class 3 Produkte (Luft- und Raumfahrt, Medizintechnik, Automobilindustrie) verlangen zwingend einen metallografischen Nachweis der strukturellen Integrität pro Nutzen.
- Komplexe Lagenaufbauten: HDI-Leiterplatten mit Microvias oder hoher Lagenzahl (>10 Lagen), bei denen der Innenlagenversatz optisch nicht prüfbar ist.
- Lieferantenqualifizierung: Bei der Validierung neuer Leiterplattenhersteller liefert der Mikroschliff den einzig verlässlichen Einblick in deren Galvanikprozess.
- Kontrollierte Impedanz: Mikroschliffe ermöglichen die exakte Messung von Dieléktrikumdicken und realen Leiterbahnbreiten nach dem Ätzprozess.
Wann Standardprüfungen ausreichen:
- Einfache 2-Lagen-Konsumerelektronik: Hier genügen elektrische Tests und optische Inspektionen vollkommen.
- Schnelle Funktionsprototypen: Wenn Schaltungen sofort bestückt und getestet werden, ist der zusätzliche Zeitaufwand einer Schliffbildprüfung oft nicht wirtschaftlich.
Regeln und Spezifikationen
| Parameter | IPC Class 2 Anforderung | IPC Class 3 Anforderung | Prüfmethode |
|---|---|---|---|
| **Kupferhülsendicke ** | ≥ 20 µm | ≥ 25 µm | Metallografischer Querschliff (100x/200x) |
| Minimale Hülsendicke an Einzelpunkten | ≥ 18 µm | ≥ 20 µm | Messung an der dünnsten Wandstelle |
| **Kupferauflage an der Hülse ** | ≥ 18 µm | ≥ 20 µm | Übergang von Oberfläche zur Hülse |
| Restring | ≥ 0,05 mm | ≥ 0,05 mm | Schliffanalyse der Bohrlochzentrierung |
| **Hohlräume in der Hülse ** | Maximal 1 pro Bohrung; < 10% der Wand | Null Hohlräume zulässig | Durchlichtmikroskopie und Schliffbild |
| Lamination / Delamination | Keine Blasenbildung oder Delamination | Keine Blasenbildung oder Delamination | Nach Lötbadbelastung (288°C, 10 s) |
Schritte zur Implementierung
- Coupon-Design im CAM: Automatische Platzierung genormter IPC-Coupons in den Randbereichen des Fertigungsnutzens.
- Nutzentrennung: Herausfräsen der Coupons nach Abschluss aller Galvanik- und Ätzprozesse.
- Thermische Vorkonditionierung: Durchführung des Lötstresstests nach IPC-TM-650 2.4.13.
- Einbetten der Probe: Kalt- oder Warm-Einbettung des Coupons in Epoxidharz zur Stabilisierung der Bohrungswände.
- Schleifen und Polieren: Stufenweises Schleifen mit Diamantsuspensionen exakt bis zur Bohrungsmitte.
- Mikroätzung: Chemisches Anätzen des Kupfers zur Sichtbarmachung der Kornstruktur und Innenlagenanbindungen.
- Mikroskopische Vermessung: Kalibrierte optische Analyse bei 100-facher bis 200-facher Vergrößerung.
- Dokumentation: Erstellung des offiziellen Prüfberichts mit hochauflösenden Aufnahmen.
Fehlermuster und Fehlerbehebung
- Hohlräume in der Kupferhülse : Eingeschlossene Luftbläschen oder mangelnde Spülung im Galvanikbad. Abhilfe: Badumwälzung und Vibration der Warenträger erhöhen.
- Eckrisse an der Lochkante : Zu hoher Z-Achsen-Ausdehnungskoeffizient des Basismaterials oder sprödes Kupfer. Abhilfe: Material mit niedrigerem CTE wählen oder Kupferelastizität kontrollieren.
- Innenlagenabriss : Harzschmiere auf den Innenlagen vor dem Galvanisieren nicht vollständig entfernt. Abhilfe: Plasma- oder chemischen Desmear-Prozess intensivieren.
- Pad-Abhebung : Übermäßige thermische Belastung oder mangelnde Harzhaftung. Abhilfe: High-Tg-Basismaterialien einsetzen.
Technische Entscheidungen
- Standard- vs. kundenspezifische Coupons: Für Standardleiterplatten genügen IPC-2221 Typ A/B Coupons. Bei komplexen gestapelten Microvias sollten spezifische Prüfstrukturen entwickelt werden.
- Panel-Ausnutzung vs. Prüfsicherheit: Coupons belegen ca. 5–10% der Randfläche des Nutzens. Für Serienfertigungen ist dies eine lohnende Investition zur Vermeidung von Rückrufen.
- Externe Laborprüfung: Bei sicherheitskritischen Projekten empfiehlt es sich, Referenzcoupons durch akkreditierte Prüflabore gegenprüfen zu lassen.
Häufig gestellte Fragen (FAQ)
Was ist der Unterschied zwischen Coupon A und Coupon B?
Coupon A dient vorrangig der Überprüfung von Bohrlochposition, Durchmesser und Restring. Coupon B prüft Kupferhülsendicke, Lagenversatz und thermische Belastbarkeit.
Kann man nicht direkt an fertigen Leiterplatten messen?
Ein Mikroschliff ist ein zerstörendes Prüfverfahren. Durch den Einsatz von Randcoupons bleibt die eigentliche Leiterplatte unbeschädigt und verkaufsfähig.
Wie viele Coupons sollten auf einem Fertigungsnutzen platziert werden?
Die IPC empfiehlt mindestens zwei diagonal versetzte Coupons, um fertigungstechnische Schwankungen über den gesamten Nutzen zu erfassen.
Welche Bedeutung hat die Prüfung nach thermischem Schock?
Das Eintauchen in 288°C heißes Zinn simuliert den Lötprozess. Dadurch werden latente Risse, Delaminationen oder schlechte Innenlagenverbindungen zuverlässig aufgedeckt.
Verwandte Seiten und Werkzeuge
- Erweiterte Leiterplattenfertigung
- Leiterplatten-Qualitätskontrolle
- DFM-Richtlinien für Leiterplattendesign
- Online-Angebot für Leiterplatten anfordern
Glossar
| Begriff | Definition |
|---|---|
| Mikroschliff | Zerstörendes metallografisches Verfahren zur Inspektion innerer Leiterplattenstrukturen. |
| Testcoupon | Genormtes Testmuster auf dem Nutzenrand zur zerstörenden Qualitätsprüfung. |
| Einbettung | Eingießen der Probe in aushärtendes Harz zur Stabilisierung beim Schleifen. |
| Desmear | Verfahren zur chemischen oder plasmatechnischen Entfernung von Bohrschmiere. |
| Aspect Ratio | Verhältnis von Leiterplattendicke zu Bohrlochdurchmesser. |
| IPC-6012 | Gültige Qualifikations- und Leistungsspezifikation für starre Leiterplatten. |
Fazit
Eine strukturierte Mikroschliff-Coupon-Strategie verwandelt Qualitätskontrolle von einer Schätzung in eine exakte Ingenieurswissenschaft. Durch klare Vorgaben im Fertigungsauftrag und konsequente Anwendung von IPC-Standards sichern Sie die Langlebigkeit Ihrer elektronischen Baugruppen im Feld ab.
APTPCB integriert Schliffbildprüfungen und metallografische Dokumentationen standardmäßig in seine Qualitätsprozesse für anspruchsvolle Industrie- und Automobilprojekte.