Optische Interconnect-Leiterplatte

Der Bandbreitenbedarf in Rechenzentren und im High-Performance-Computing bringt klassische Kupferverbindungen an ihre physikalischen Grenzen. Mit steigenden Signalgeschwindigkeiten werden elektrische Verluste und Waermeentwicklung ueber laengere Strecken unbeherrschbar. Die Antwort darauf ist die optische Interconnect-Leiterplatte. Diese Technologie integriert optische Wellenleiter oder unterstuetzt fortschrittliche Optical Engines direkt auf der Leiterplatte und schliesst so die Luecke zwischen photonischen integrierten Schaltungen (PICs) und elektronischen Switching-ASICs.

Dieser Leitfaden dient als zentrale Referenz fuer Ingenieure und Einkaufsverantwortliche, die optische Interconnects bewerten muessen. Wir gehen ueber Grunddefinitionen hinaus und betrachten die konkreten Kennzahlen, Fertigungspruefpunkte und Validierungsstrategien, die fuer zuverlaessige Hochgeschwindigkeits-Leiterplatten erforderlich sind.

Wichtige Erkenntnisse

Definition: Eine optische Interconnect-Leiterplatte ist eine Hybridplatine, die klassische elektrische Lagen mit optischen Uebertragungswegen kombiniert, also Wellenleitern oder Faserfuehrung, um Daten mit Licht statt mit Elektronen zu uebertragen.
Kritische Kennzahl: Die Einfuegedaempfung ist der wichtigste Leistungsindikator. Bei optischen Systemen zaehlt dazu auch der Kopplungsverlust zwischen Faser und Leiterplattenschnittstelle.
Thermisches Management: Optical Engines reagieren empfindlich auf Waerme. Der PCB-Stackup muss deshalb Waermeabfuhr und Signalintegritaet gleichzeitig priorisieren.
Ausrichtungsgenauigkeit: Die Fertigungstoleranzen fuer optische Vias und Ausrichtungsmerkmale sind deutlich enger als bei den ueblichen Anforderungen nach IPC Class 3 und liegen oft im Submikronbereich.
Missverstaendnis: Der Wechsel zur Optik beseitigt elektrische SI-Probleme nicht. Die kurze elektrische Verbindung zwischen ASIC und Optical Engine bleibt kritisch.
Hinweis: Binden Sie den Hersteller frueh in die Designphase ein, also per Early DFM, um die Materialvertraeglichkeit zwischen Glasfasern und Polymersubstraten zu pruefen.
Validierung: Fuer die Pruefung werden sowohl klassische elektrische Augendiagramme als auch Messungen der Optical Modulation Amplitude (OMA) benoetigt.

Was eine optische Interconnect-Leiterplatte wirklich bedeutet (Umfang und Grenzen)

Die Kernaussagen geben einen ersten Ueberblick, aber zunaechst muessen wir den genauen Umfang dieser Technologie festlegen, damit sie nicht mit klassischer Glasfasertechnik verwechselt wird.

Eine optische Interconnect-Leiterplatte ist nicht einfach nur eine Platine mit einem an die Kante geloeteten Faserstecker. Sie steht fuer einen grundlegenden Architekturwechsel, der haeufig als On-Board Optics (OBO) oder Co-Packaged Optics (CPO) bezeichnet wird. In herkoemmlichen Konzepten laufen elektrische Signale ueber die gesamte Leiterplatte bis zu einem steckbaren Modul wie QSFP an der Frontplatte. Bei einem optischen Interconnect-Design erfolgt die Umwandlung von Elektrizitaet in Licht deutlich naeher am Hauptprozessor, also am ASIC.

Diese Naehe verkuerzt die Kupferstrecke, den verlustreichsten Abschnitt des Kanals. Bei modernen Anwendungen wie 1,6T-Ethernet-PCB-Designs ist diese Verkuerzung der Leiterbahnlaenge zwingend erforderlich, um die Signalintegritaet zu halten.

Die drei Hauptarchitekturen

Unterstuetzung fuer steckbare Optik: Die Leiterplatte ist fuer hochfrequente elektrische Signale optimiert, die mit bis zu 112G PAM4 bis zum Rand gefuehrt werden. Obwohl die Optik extern sitzt, ist die PCB die entscheidende Interconnect-Struktur.
On-Board Optics (OBO): Die Optical Engine wird mittig direkt auf der Leiterplattenoberflaeche montiert. Die Fasern werden von der Engine bis zur Frontplatte gefuehrt.
Co-Packaged Optics (CPO): Optical Engine und ASIC teilen sich dasselbe Substrat oder Gehaeuse. Die PCB fungiert vor allem als Stromversorgungsnetz und als Traeger fuer die Faserarray-Steckverbinder.

APTPCB (APTPCB PCB Factory) ist auf die Fertigung komplexer Substrate und HDI-Leiterplatten spezialisiert, die fuer alle drei Architekturen benoetigt werden. Der Herstellungsprozess unterscheidet sich deutlich danach, ob die Platine eingebettete Wellenleiter erfordert, was selten und teuer ist, oder hochpraezises Routing fuer das Fasermanagement, was dem Industriestandard entspricht.

Kennzahlen, auf die es ankommt (Qualitaet bewerten)

Wenn der architektonische Rahmen klar ist, brauchen Sie messbare Standards, um die Leistung der Leiterplatte zu beurteilen.

Im Bereich der optischen Interconnect-Leiterplatten reichen normale elektrische Tests nicht aus. Die Platine muss sowohl danach bewertet werden, wie gut sie hochfrequente elektrische Signale unterstuetzt, als auch danach, ob ihre mechanische Praezision eine zuverlaessige optische Kopplung ermoeglicht.

Kennzahl	Warum sie wichtig ist	Typischer Bereich / Einflussfaktoren	Messmethode
Einfuegedaempfung (elektrisch)	Hohe Verluste verschlechtern das Signal, bevor es die Optical Engine erreicht. Kritisch fuer 100G-Ethernet-PCB und darueber.	< 1,0 dB/Zoll bei 28 GHz, abhaengig vom Material.	VNA (Vektor-Netzwerkanalysator) mit S-Parametern (S21).
Kopplungseffizienz	Zeigt, wie viel Licht beim Uebergang von der Faser zur On-Board-Engine verloren geht.	Zielwert: < 0,5 dB pro Schnittstelle.	OPM (Optical Power Meter) mit kalibrierter Lichtquelle.
Oberflaechenebenheit (Koplanaritaet)	Die Optical Engine muss absolut plan aufliegen, damit sie zum Faserarray ausgerichtet ist.	< 30 um ueber der Bauteilflaeche.	Laserprofilometrie oder Schatten-Moire-Interferometrie.
Thermischer Widerstand (Rth)	Optische Laser verlieren bei Ueberhitzung Wirkungsgrad und Lebensdauer.	Abhaengig vom Stackup, je niedriger desto besser.	Thermische Simulation mit Validierung per IR-Bildgebung.
Impedanzkontrolle	Fehlanpassungen verursachen Reflexionen und verschlechtern die Bitfehlerrate (BER).	85 Ohm oder 100 Ohm +- 5 % statt ueblicher +- 10 %.	TDR (Time Domain Reflectometry).
Registriergenauigkeit	Die Lagen muessen exakt ausgerichtet sein, damit Vias ihre Zielpads ohne Breakout treffen.	Von +- 2 mil als Standard bis +- 0,5 mil bei anspruchsvollen Designs.	Roentgeninspektion waehrend der Laminierung.
Skew (intra-pair)	Laufzeitunterschiede zwischen positivem und negativem Signal zerstoeren das Augendiagramm.	< 5 ps/Zoll.	VNA-Messung der Phasenlaufzeit.

Auswahl nach Anwendungsszenario (Abwaegungen)

Die Kennzahlen helfen bei der Einordnung, doch die richtige Wahl haengt von Ihrer konkreten Anwendung und den akzeptablen Zielkonflikten ab.

Unterschiedliche Branchen gewichten unterschiedliche Eigenschaften einer optischen Interconnect-Leiterplatte. Ein Rechenzentrum priorisiert maximale Geschwindigkeit, waehrend eine Luftfahrtanwendung Zuverlaessigkeit unter Vibration in den Vordergrund stellt. Im Folgenden sehen Sie typische Szenarien und die jeweils empfohlene PCB-Strategie.

Szenario 1: Hyperscale-Rechenzentrum (1,6T-Switching)

Anforderung: Maximale Bandbreitendichte bei minimaler Leistung pro Bit.
Empfehlung: Verwenden Sie eine Co-Packaged-Optics-(CPO)-Architektur.
Abwaegung: Sehr hohe Designkomplexitaet und hohe Kosten. Die PCB wird zu einem Substrat mit vielen Lagen und ultrafeinem Pitch.
Schluesselmaterial: Materialien mit extrem niedrigen Verlusten, zum Beispiel Megtron 8 oder Tachyon 100G.

Szenario 2: Enterprise-Netzwerke (400G/800G-Upgrades)

Anforderung: Ausgewogenes Verhaeltnis zwischen Leistung und Rueckwaertskompatibilitaet.
Empfehlung: On-Board Optics (OBO) oder eine fortgeschrittene Unterstuetzung fuer steckbare Optik.
Abwaegung: Laengere elektrische Leitungswege als bei CPO, daher werden bessere PCB-Materialien benoetigt, um die Verluste auszugleichen.
Schluesselmaterial: High-Speed-PCB-Materialien mit niedrigem Dk- und Df-Wert.

Szenario 3: 5G-Telecom-Backhaul

Anforderung: Wetterbestaendigkeit und thermische Stabilitaet.
Empfehlung: Starrflex-Leiterplatte mit optischen Transceivern auf dem starren Bereich.
Abwaegung: Das Thermomanagement ist in geschlossenen Gehaeusen anspruchsvoll.
Schluesselmerkmal: Schweres Kupfer zur Waermeabfuhr und robuste HDI-Faehigkeiten.

Szenario 4: Medizinische Bildgebung (MRT/CT)

Anforderung: EMI-Unempfindlichkeit, da optische Signale nicht auf magnetische Stoerungen reagieren.
Empfehlung: Eingebetteter Polymer-Wellenleiter oder durch die PCB gefuehrte Glasfaserkabel.
Abwaegung: Spezialisierte Fertigungsprozesse fuer eingebettete Wellenleiter sind nicht breit verfuegbar.
Schluesselmerkmal: Nichtmagnetische Materialien und strenge Isolation.

Szenario 5: High-Frequency-Trading-Server

Anforderung: Moeglichst geringe Latenz.
Empfehlung: Kurzstrecken-Design als 100G-Ethernet-PCB mit Direct-Attach-Verkabelung.
Abwaegung: Begrenzte Distanz, daher nicht fuer Long-Haul geeignet.
Schluesselmerkmal: Rueckgebohrte Vias zur Entfernung von Stubs, die Signalreflexionen verursachen.

Szenario 6: Luft- und Raumfahrt / Verteidigungselektronik

Anforderung: Vibrationsfestigkeit und breiter Temperaturbereich.
Empfehlung: Ruggedized-Optiksteckverbinder nach VITA-Standards auf Hoch-Tg-Keramik- oder Polyimid-Platinen.
Abwaegung: Hohe Materialkosten und aufwendige Validierungstests.
Schluesselmerkmal: Keramik-PCB-Substrate fuer thermische Stabilitaet.

Vom Design zur Fertigung (Umsetzungspunkte)

Nach der Wahl des passenden Konzepts fuer Ihr Szenario steht die Umsetzbarkeit in der Fertigung im Mittelpunkt.

Die Herstellung einer optischen Interconnect-Leiterplatte verlangt engere Prozesskontrolle als Standardplatinen. APTPCB arbeitet hier mit einem Gate-System, bei dem die Platine definierte Kriterien bestehen muss, bevor sie in den naechsten Fertigungsschritt weitergeht.

1. Materialauswahl und Stackup

Empfehlung: Waehlen Sie Materialien mit niedriger Dielektrizitaetskonstante (Dk) und niedrigem Dissipationsfaktor (Df). Achten Sie darauf, dass der Harzanteil hoch genug ist, um Luecken in kupferreichen Designs zu fuellen.
Risiko: Der Glass-Weave-Effekt, also Skew durch Glasfaserbuendel, kann Hochgeschwindigkeitssignale zerstoeren.
Abnahmekriterium: Verwenden Sie Spread-Glass-Gewebe oder drehen Sie das Design um 10 Grad relativ zur Geweberichtung.

2. Via-Design und Bohren

Empfehlung: Nutzen Sie Microvias und Buried Vias, um Platz zu sparen. Fuehren Sie fuer alle Through-Hole-Steckverbinderpins Back-Drilling ein.
Risiko: Via-Stubs wirken wie Antennen und verursachen Resonanzen sowie Signalverluste.
Abnahmekriterium: Schliffanalyse zur Bestätigung, dass die Stub-Laenge unter 6 bis 8 mil liegt.

3. Optische Ausrichtungsmerkmale

Empfehlung: Planen Sie Passermarken speziell fuer die Platzierung der Optical Engine ein, nicht nur globale Fiducials.
Risiko: Schon wenige Mikrometer Fehlversatz koennen die Kopplungseffizienz drastisch verschlechtern.
Abnahmekriterium: AOI-Messung der Passermarkenposition relativ zu den Pads.

4. Oberflaechenfinish

Empfehlung: Fuer das Drahtbonden optischer Engines sind ENIG (Electroless Nickel Immersion Gold) oder ENEPIG zu bevorzugen.
Risiko: HASL (Hot Air Solder Leveling) ist fuer Fine-Pitch-Bauteile zu uneben.
Abnahmekriterium: Messung der Oberflaechenebenheit.

5. Laminierung und Registrierung

Empfehlung: Nutzen Sie Stiftlaminierung oder Fusion Bonding bei High-Layer-Boards, um Lagenverschiebungen zu verhindern.
Risiko: Fehlregistrierung fuehrt zu Impedanzspruengen.
Abnahmekriterium: Verifikation der Bohrposition per Roentgen.

6. Strukturen fuer das Thermomanagement

Empfehlung: Integrieren Sie Kupfercoins oder Thermal-Via-Felder unter der Optical Engine.
Risiko: Die optische Ausgangsleistung schwankt mit Temperaturveraenderungen.
Abnahmekriterium: Test der Waermeleitfaehigkeit.

7. Impedanztests

Empfehlung: Testcoupons muessen so ausgelegt sein, dass sie den realen Leiterbahnen auf der Platine entsprechen.
Risiko: Der Coupon besteht den Test, die reale Platine faellt wegen Aetzschwankungen durch.
Abnahmekriterium: Wo immer moeglich 100-%-TDR-Pruefung auf realen Leiterbahnen der Platine.

8. Sauberkeit und Kontaminationskontrolle

Empfehlung: Vor Oberflaechenfinish und Bestueckung Plasma-Reinigung durchfuehren.
Risiko: Staub oder Rueckstaende auf optischen Schnittstellen blockieren die Lichtuebertragung.
Abnahmekriterium: Ionenreinheitspruefung.

Haeufige Fehler (und der richtige Gegenansatz)

Selbst mit einem klaren Plan und strengen Pruefpunkten entgleisen in der NPI-Phase (New Product Introduction) immer wieder bestimmte Details.

Wer diese typischen Fehler vermeidet, spart oft Wochen an Ueberarbeitung und mehrere Tausend Dollar an Prototypenkosten.

Den Glass-Weave-Effekt ignorieren
- Fehler: Standard-FR4-Glasstile wie 106 oder 1080 fuer Signale ab 50 Gbit/s zu verwenden. Signale laufen ueber Harz schneller als ueber Glas, was zu Timing-Skew fuehrt.
- Korrektur: Spread-Glass-Stile wie 1067 oder 1078 spezifizieren oder Megtron-PCB-Materialien einsetzen, die auf Homogenitaet ausgelegt sind.
Die Referenzebene vernachlaessigen
- Fehler: Hochgeschwindigkeitstraces ueber Unterbrechungen in der Masseflaeche oder nahe der Platinenkante fuehren.
- Korrektur: Fuer alle schnellen differentiellen Paare durchgaengige Masse-Referenzebenen sicherstellen. Masse-Vias an Signaluebergaengen eng setzen.
CTE-Mismatch bei der thermischen Ausdehnung uebersehen
- Fehler: Eine keramische Optical Engine ohne Spannungsentlastung direkt auf Standard-FR4 zu montieren. Die Platine dehnt sich schneller aus als das Bauteil, was Loetstellen aufreisst.
- Korrektur: Einen Interposer verwenden oder Platinematerialien mit niedrigerem CTE waehlen, die besser zum Bauteil passen.
Back-Drill-Tiefenkontrolle nicht ausreichend definieren
- Fehler: Back-Drilling vorzusehen, aber keine Toleranz anzugeben. Ist die Bohrung zu tief, wird die Verbindung getrennt, ist sie zu flach, bleibt der Stub bestehen.
- Korrektur: Eine verbindliche Must-not-cut-Lage und eine maximale Stub-Laenge, zum Beispiel 10 mil, festlegen.
Faserrouting unzureichend planen
- Fehler: Die PCB zu entwerfen, ohne den Biegeradius der anzuschliessenden optischen Fasern zu beruecksichtigen.
- Korrektur: Keep-out-Zonen im Layout definieren, die explizit fuer Faserclips und Biegeradien reserviert sind.
Annehmen, dass elektrische Regeln automatisch fuer Optik gelten
- Fehler: Die Schnittstelle zur Optical Engine wie ein normales BGA behandeln.
- Korrektur: Optical Engines verlangen deutlich strengere Anforderungen an Ebenheit und Sauberkeit. Ziehen Sie fuer konkrete Schablonenregeln immer das Datenblatt des Bauteils heran.

FAQ

Zur Klaerung der haeufigsten Restfragen finden Sie hier Antworten auf typische Rueckfragen, die wir bei APTPCB zu optischen Interconnects erhalten.

F: Kann ich fuer eine optische Interconnect-Leiterplatte Standard-FR4 verwenden? A: Fuer die langsamen Steuerbereiche ja. Fuer die Hochgeschwindigkeits-Datenlanes zur Optical Engine ist Standard-FR4 jedoch zu verlustbehaftet. Ein Hybrid-Stackup aus FR4 und High-Speed-Material ist oft die wirtschaftlichste Loesung.

F: Was ist der Unterschied zwischen CPO und OBO? A: OBO (On-Board Optics) platziert das optische Modul auf der PCB in der Naehe des ASIC. CPO (Co-Packaged Optics) integriert die Optical Engine im selben Package wie den ASIC. CPO erfordert eine weiterentwickelte Substratfertigung.

F: Wie pruefen Sie den optischen Anteil der PCB? A: Der Leiterplattenhersteller testet in der Regel die elektrische Integritaet, zum Beispiel per TDR und VNA. Die optische Pruefung des Lichtdurchsatzes findet meist erst nach der Bestueckung (PCBA) statt, wenn Optical Engine und Fasern montiert sind.

F: Wie hoch kann die Lagenzahl solcher Platinen werden? A: Theoretisch gibt es keine feste Obergrenze. Server- und Data-Center-PCBs liegen jedoch haeufig im Bereich von 16 bis ueber 40 Lagen, um Routing-Dichte und Leistungsversorgung abzubilden.

F: Unterstuetzt APTPCB eingebettete optische Wellenleiter? A: Das ist ein hochspezialisiertes Technologiefeld. Wir unterstuetzen primaer die elektrischen Interconnects fuer OBO/CPO sowie Platinen mit praezisem Routing fuer das Fasermanagement. Bitte kontaktieren Sie unser Engineering-Team fuer konkrete F&E-Kapazitaeten.

F: Wie verbessert Back-Drilling die Signalqualitaet? A: Dabei wird der ungenutzte Abschnitt eines durchkontaktierten Lochs, also der Via-Stub, entfernt. Bei hohen Frequenzen wie 25 GHz und mehr reflektieren diese Stubs Signale und verursachen erhebliche Datenverluste.

F: Welche Oberflaechenbeschichtung ist fuer optische Hochgeschwindigkeitsplatinen am besten geeignet? A: ENIG oder chemisch Silber. Beide liefern eine plane Oberflaeche fuer Fine-Pitch-Bauteile und fuegen nicht den bei Nickel in bestimmten Frequenzbereichen moeglichen Skin-Effect-Verlust hinzu, auch wenn ENIG fuer die meisten digitalen Anwendungen generell gut geeignet ist.

F: Warum ist das Thermomanagement fuer Optik so kritisch? A: Laser arbeiten bei hohen Temperaturen weniger effizient und altern schneller. Die PCB muss deshalb als Waermepfad wirken und die Verlustwaerme von der Optical Engine ableiten.

Glossar (Schluesselbegriffe)

Die sichere Beherrschung der Begriffe sorgt zum Schluss fuer klare Kommunikation zwischen Entwicklungsteams und Fertigungspartnern.

Begriff	Definition
ASIC	Application-Specific Integrated Circuit. Der Hauptprozessor oder Switching-Chip, der die Daten erzeugt.
CPO	Co-Packaged Optics. Optical Engines, die im selben Package wie der ASIC integriert sind.
OBO	On-Board Optics. Optical Engines, die getrennt vom ASIC auf der PCB-Oberflaeche montiert sind.
PAM4	Pulse Amplitude Modulation mit 4 Pegeln. Modulationsverfahren fuer High-Speed-Ethernet wie 400G oder 800G, bei dem zwei Bits pro Symbol uebertragen werden.
NRZ	Non-Return to Zero. Aelteres Modulationsverfahren mit einem Bit pro Symbol und geringerer Effizienz als PAM4.
SerDes	Serializer/Deserializer. Schnittstelle, die parallele Daten fuer die Hochgeschwindigkeitsuebertragung in serielle Daten umwandelt.
Waveguide	Ein Wellenleiter aus Glas oder Polymer, der Lichtwellen fuehrt, aehnlich wie eine Kupferleiterbahn Strom fuehrt.
PIC	Photonic Integrated Circuit. Ein Chip, der Licht verarbeitet, etwa Laser, Modulatoren und Detektoren.
EIC	Electronic Integrated Circuit. Der Treiber- oder TIA-Chip zur Ansteuerung des PIC.
Insertion Loss	Der Verlust an Signalleistung, der durch das Einfuegen eines Bauteils oder einer Leiterbahn in eine Uebertragungsstrecke entsteht.
Dk (Dielectric Constant)	Kennwert fuer die Faehigkeit eines Materials, elektrische Energie zu speichern. Ein niedrigerer Dk-Wert beguenstigt hohe Signalgeschwindigkeit.
Df (Dissipation Factor)	Kennwert dafuer, wie viel Signalenergie vom Material aufgenommen wird. Ein niedrigerer Df-Wert bedeutet geringere Verluste.
Back-drilling	Verfahren zum Ausbohren des ungenutzten Anteils eines Via-Barrels, um Signalreflexionen zu reduzieren.
QSFP-DD	Quad Small Form-factor Pluggable Double Density. Gelaeufiger Formfaktor fuer optische Hochgeschwindigkeits-Transceiver.

Fazit (naechste Schritte)

Der Uebergang zur optischen Interconnect-Leiterplatte ist nicht nur ein Trend, sondern eine Voraussetzung fuer die naechste Generation von Computing-Infrastruktur. Ganz gleich, ob Sie an einer 1,6T-Ethernet-PCB-Architektur oder an spezialisierten Medizingeraeten arbeiten: Die Konvergenz von Photonik und Elektronik verlangt einen Fertigungspartner, der sowohl die elektrischen als auch die mechanischen Feinheiten dieser komplexen Leiterplatten beherrscht.

Der Erfolg entscheidet sich im Detail: bei der Wahl verlustarmer Materialien, bei der Sicherstellung von Ausrichtungsgenauigkeit im Submikronbereich und bei der Validierung der Signalintegritaet durch konsequente Tests.

Moechten Sie Ihr Design in die Fertigung ueberfuehren? Wenn Sie Ihre Unterlagen an APTPCB fuer ein DFM-Review oder ein Angebot senden, stellen Sie bitte sicher, dass Folgendes enthalten ist:

Gerber-Dateien (RS-274X): Einschliesslich aller Kupfer-, Loetstoppmasken- und Bohrlagen.
Stackup-Diagramm: Mit Angabe der Materialtypen, zum Beispiel Megtron 7, der Lagenstaerken und der Impedanzanforderungen.
Bohrtabelle: Mit klar gekennzeichneten Positionen und Tiefen fuer Back-Drilling.
Fertigungszeichnung: Mit kritischen Toleranzen fuer optische Ausrichtungsmerkmale und Anforderungen an die Oberflaechenebenheit.
Netzliste: Fuer die elektrische Validierung nach IPC-356.

Wenn Sie uns frueh in die Designphase einbeziehen, koennen wir Sie bei den Zielkonflikten unterstuetzen und sicherstellen, dass Ihr Projekt mit optischen Interconnects auf Leistung und Zuverlaessigkeit ausgelegt ist.