Optische Interconnect-Leiterplatte

Die Nachfrage nach Bandbreite in Rechenzentren und Hochleistungsrechnern bringt traditionelle Kupferverbindungen an ihre physikalischen Grenzen. Mit zunehmender Signalgeschwindigkeit werden elektrische Verluste und Wärmeentwicklung über lange Distanzen unkontrollierbar. Die Lösung liegt in der Optischen Interconnect-Leiterplatte. Diese Technologie integriert optische Wellenleiter oder unterstützt fortschrittliche optische Engines direkt auf der Leiterplatte und überbrückt so die Lücke zwischen photonischen integrierten Schaltkreisen (PICs) und elektronischen Schalt-ASICs.

Dieser Leitfaden dient als zentrale Ressource für Ingenieure und Einkaufsmanager, die sich mit den Komplexitäten optischer Verbindungen auseinandersetzen. Wir werden über grundlegende Definitionen hinausgehen, um die spezifischen Metriken, Fertigungskontrollpunkte und Validierungsstrategien zu untersuchen, die zur Herstellung zuverlässiger Hochgeschwindigkeitsplatinen erforderlich sind.

Wichtige Erkenntnisse

Definition: Eine Optische Interconnect-Leiterplatte ist eine Hybridplatine, die standardmäßige elektrische Schichten mit optischen Pfaden (Wellenleiter oder Faserverwaltung) kombiniert, um Daten mittels Licht statt Elektronen zu übertragen.
Kritische Metrik: Die Einfügedämpfung ist der primäre Leistungsindikator; für optische Systeme umfasst dies die Kopplungsverluste zwischen der Faser und der Leiterplattenschnittstelle.
Wärmemanagement: Optische Engines sind wärmeempfindlich; der Leiterplattenaufbau muss neben der Signalintegrität auch die Wärmeableitung priorisieren.
Ausrichtungspräzision: Die Fertigungstoleranzen für optische Vias und Ausrichtungsmerkmale sind deutlich enger (oft im Submikronbereich) als die Anforderungen der IPC Klasse 3.
Missverständnis: Der Übergang zur Optik eliminiert nicht die Probleme der elektrischen Signalintegrität; die kurze elektrische Verbindung zwischen dem ASIC und dem optischen Modul ist entscheidend.
Tipp: Beziehen Sie Ihren Hersteller in die Entwurfsphase (frühes DFM) ein, um die Materialkompatibilität zwischen Glasfasern und Polymersubstraten zu validieren.
Validierung: Tests erfordern sowohl standardmäßige elektrische Augendiagramme als auch Messungen der optischen Modulationsamplitude (OMA).

Was eine optische Interconnect-Leiterplatte wirklich bedeutet (Umfang & Grenzen)

Das Verständnis der wichtigsten Erkenntnisse bietet einen Überblick, aber wir müssen zunächst den spezifischen Anwendungsbereich dieser Technologie definieren, um Verwechslungen mit Standard-Glasfasern zu vermeiden.

Eine optische Interconnect-Leiterplatte ist nicht einfach eine Platine mit einem an den Rand gelöteten Glasfaserstecker. Sie stellt eine grundlegende architektonische Verschiebung dar, die oft als On-Board Optics (OBO) oder Co-Packaged Optics (CPO) bezeichnet wird. Bei herkömmlichen Konfigurationen wandern elektrische Signale über die gesamte Leiterplatte zu einem steckbaren Modul (wie einem QSFP) an der Frontplatte. Bei einem optischen Interconnect-Design erfolgt die Umwandlung von Elektrizität in Licht viel näher am Hauptprozessor (ASIC). Diese Nähe reduziert die Länge der Kupferleiterbahn, die der "verlustreichste" Teil des Kanals ist. Für moderne Anwendungen wie 1.6T Ethernet PCB-Designs ist diese Reduzierung der Leiterbahnlänge zwingend erforderlich, um die Signalintegrität zu gewährleisten.

Die drei Hauptarchitekturen

Unterstützung für steckbare Optiken: Die Leiterplatte ist für hochfrequente elektrische Signale (bis zu 112G PAM4) optimiert, die zum Rand verlaufen. Während die Optiken extern sind, ist die Leiterplatte die kritische Verbindung.
On-Board-Optik (OBO): Die optische Engine ist direkt auf der Leiterplattenoberfläche, mittig auf der Platine, montiert. Fasern werden von der Engine zur Frontplatte geführt.
Co-Packaged Optics (CPO): Die optische Engine und der ASIC teilen sich dasselbe Substrat oder Gehäuse. Die Leiterplatte fungiert hauptsächlich als Stromversorgungsnetzwerk und Halterung für die Faserarray-Steckverbinder.

APTPCB (APTPCB PCB Factory) ist spezialisiert auf die Herstellung der komplexen Substrate und High-Density-Interconnect (HDI)-Leiterplatten, die für alle drei Architekturen erforderlich sind. Der Herstellungsprozess unterscheidet sich erheblich, je nachdem, ob die Platine eingebettete Wellenleiter (selten und teuer) oder eine hochpräzise Verlegung für das Fasermanagement (Industriestandard) erfordert.

Wichtige Metriken (wie man Qualität bewertet)

Sobald Sie den Umfang der Architektur verstanden haben, benötigen Sie quantifizierbare Standards, um die Leistung der Platine zu messen. Im Bereich der optischen Interconnect-Leiterplatten (PCB) reichen standardmäßige elektrische Tests nicht aus. Man muss die Platine anhand ihrer Fähigkeit, hochfrequente elektrische Signale zu unterstützen, und ihrer mechanischen Präzision zur Erleichterung der optischen Kopplung bewerten.

Metrik	Warum es wichtig ist	Typischer Bereich / Faktoren	Wie man misst
Einfügedämpfung (Elektrisch)	Hohe Verluste verschlechtern das Signal, bevor es den optischen Motor erreicht. Kritisch für 100G Ethernet PCBs und höher.	< 1.0 dB/Zoll @ 28 GHz (materialabhängig).	VNA (Vektor-Netzwerkanalysator) unter Verwendung von S-Parametern (S21).
Kopplungseffizienz	Misst, wie viel Licht beim Transfer von der Faser zum On-Board-Motor verloren geht.	< 0.5 dB pro Schnittstelle ist das Ziel.	Optisches Leistungsmessgerät (OPM) mit kalibrierter Lichtquelle.
Oberflächenebenheit (Koplanarität)	Der optische Motor muss perfekt eben aufliegen, um sich mit dem Faserarray auszurichten.	< 30 µm über der Bauteilfläche.	Laserprofilometrie oder Schatten-Moiré-Interferometrie.
Thermischer Widerstand (Rth)	Optische Laser verlieren an Effizienz und Lebensdauer, wenn sie überhitzen.	Abhängig vom Lagenaufbau; niedriger ist besser.	Thermische Modellierungssimulation, validiert durch IR-Bildgebung.
Impedanzkontrolle	Fehlanpassungen verursachen Reflexionen, die die Bitfehlerrate (BER) beeinträchtigen.	85Ω oder 100Ω ± 5% (enger als Standard ±10%).	TDR (Zeitbereichsreflektometrie).
Registrierungsgenauigkeit	Die Schichten müssen perfekt ausgerichtet sein, damit die Vias ihre Zielpads ohne Ausbruch treffen.	± 2 mil (Standard) bis ± 0,5 mil (fortgeschritten).	Röntgeninspektion während der Laminierung.
Skew (Intra-Paar)	Zeitliche Unterschiede zwischen positiven und negativen Signalen zerstören das Augendiagramm.	< 5 ps/Zoll.	VNA-Messung der Phasenverzögerung.

Auswahlhilfe nach Szenario (Kompromisse)

Die Kenntnis der Metriken hilft, aber die richtige Wahl hängt von Ihrer spezifischen Anwendung und den Kompromissen ab, die Sie bereit sind einzugehen.

Verschiedene Branchen priorisieren unterschiedliche Aspekte der Optischen Interconnect-Leiterplatte. Ein Rechenzentrum priorisiert Geschwindigkeit, während eine Luft- und Raumfahrtanwendung Zuverlässigkeit unter Vibration priorisiert. Nachfolgend sind gängige Szenarien und der empfohlene Leiterplattenansatz für jedes aufgeführt.

Szenario 1: Hyperscale-Rechenzentrum (1.6T Switching)

Anforderung: Maximale Bandbreitendichte, geringste Leistung pro Bit.
Empfehlung: Verwenden Sie die Co-Packaged Optics (CPO)-Architektur.
Kompromiss: Extrem hohe Designkomplexität und Kosten. Die Leiterplatte wird zu einem Substrat mit hoher Lagenzahl und ultrafeinem Raster.
Schlüsselmaterial: Materialien mit extrem geringem Verlust (z. B. Megtron 8 oder Tachyon 100G).

Szenario 2: Unternehmensnetzwerke (400G/800G Upgrades)

Anforderung: Gleichgewicht zwischen Leistung und Abwärtskompatibilität.
Empfehlung: On-Board Optics (OBO) oder erweiterte steckbare Unterstützung.
Kompromiss: Längere elektrische Leiterbahnen als bei CPO, was bessere Leiterplattenmaterialien zum Ausgleich von Verlusten erfordert.
Schlüsselmaterial: Hochgeschwindigkeits-Leiterplattenmaterialien mit niedrigem Dk/Df.

Szenario 3: 5G-Telekom-Backhaul

Anforderung: Outdoor-Haltbarkeit und thermische Stabilität.
Empfehlung: Starrflex-Leiterplatte mit optischen Transceivern, die auf dem starren Abschnitt montiert sind.
Kompromiss: Wärmemanagement ist in versiegelten Gehäusen schwierig.
Schlüsselfunktion: Schweres Kupfer zur Wärmeableitung und robuste HDI-Fähigkeiten.

Szenario 4: Medizinische Bildgebung (MRT/CT)

Anforderung: EMI-Immunität (optische Signale sind immun gegen magnetische Interferenzen).
Empfehlung: Polymer-Lichtwellenleiter (eingebettet) oder Glasfaserkabel, die durch die Leiterplatte geführt werden.
Kompromiss: Spezialisierte Herstellungsverfahren für eingebettete Wellenleiter sind nicht weit verbreitet.
Schlüsselfunktion: Nichtmagnetische Materialien und strikte Isolation.

Szenario 5: Hochfrequenzhandel (HFT) Server

Anforderung: Geringstmögliche Latenz.
Empfehlung: Kurzstrecken-100G-Ethernet-Leiterplatten-Design mit Direktanschlusskabeln.
Kompromiss: Begrenzte Entfernung; nicht für Langstrecken geeignet.
Schlüsselfunktion: Back-drilled Vias zur Entfernung von Stubs, die Signalreflexionen verursachen.

Szenario 6: Luft- und Raumfahrt & Verteidigungs-Avionik

Anforderung: Vibrationsfestigkeit und großer Temperaturbereich.
Empfehlung: Robuste optische Steckverbinder (VITA-Standards) montiert auf hoch-Tg-Keramik- oder Polyimidplatinen.
Kompromiss: Hohe Kosten für Materialien und Validierungstests.
Hauptmerkmal: Keramik-Leiterplatten-Substrate für thermische Stabilität.

Vom Design zur Fertigung (Implementierungs-Checkpoints)

Nachdem der richtige Ansatz für Ihr Szenario ausgewählt wurde, wird die Ausführung zur Priorität, um sicherzustellen, dass das Design herstellbar ist.

Die Fertigung einer optischen Interconnect-Leiterplatte erfordert eine strengere Prozesskontrolle als Standardplatinen. APTPCB verwendet ein "Gate"-System, bei dem die Platine spezifische Kriterien erfüllen muss, bevor sie in die nächste Produktionsphase übergeht.

1. Materialauswahl & Lagenaufbau

Empfehlung: Wählen Sie Materialien mit einer niedrigen Dielektrizitätskonstante (Dk) und einem niedrigen Verlustfaktor (Df). Stellen Sie sicher, dass der Harzgehalt hoch genug ist, um Lücken in Designs mit hohem Kupferanteil zu füllen.
Risiko: Der Glasgewebeeffekt (Skew durch Faserbündel) kann Hochgeschwindigkeitssignale beeinträchtigen.
Akzeptanz: Verwenden Sie "Spread Glass" (verbreitetes Glasgewebe) oder drehen Sie das Design um 10 Grad relativ zum Gewebe.

2. Via-Design & Bohrung

Empfehlung: Verwenden Sie Microvias und vergrabene Vias, um Platz zu sparen. Implementieren Sie Rückbohrungen für alle Durchkontaktierungs-Steckverbinderpins.
Risiko: Via-Stummel wirken als Antennen und verursachen Resonanz und Signalverlust.
Akzeptanz: Querschnittsanalyse zur Überprüfung, ob die Stummellänge < 6-8 mil beträgt.

3. Optische Ausrichtungsmerkmale

Recommendation: Fügen Sie Passermarken speziell für die Platzierung des optischen Motors ein, nicht nur globale Passermarken.
Risk: Wenn der optische Motor auch nur um wenige Mikrometer falsch ausgerichtet ist, sinkt die Kopplungseffizienz drastisch.
Acceptance: Automatische Optische Inspektion (AOI) zur Messung der Passermarkenposition relativ zu den Pads.

4. Oberflächenveredelung

Recommendation: ENIG (Chemisch Nickel/Immersionsgold) oder ENEPIG werden für das Drahtbonden optischer Motoren bevorzugt.
Risk: HASL (Heißluftverzinnung) ist zu uneben für Fine-Pitch-Komponenten.
Acceptance: Messung der Oberflächenebenheit.

5. Laminierung & Registrierung

Recommendation: Verwenden Sie Stiftlaminierung oder Fusionsbonden für Leiterplatten mit hoher Lagenzahl, um Schichtverschiebung zu verhindern.
Risk: Fehlregistrierung verursacht Impedanzdiskontinuitäten.
Acceptance: Röntgenbohrungsprüfung.

6. Thermische Managementstrukturen

Recommendation: Kupfer-Coins oder thermische Via-Felder unter dem optischen Motor einbetten.
Risk: Die optische Ausgangsleistung schwankt mit Temperaturänderungen.
Acceptance: Wärmeleitfähigkeitstest.

7. Impedanzprüfung

Recommendation: Test-Coupons müssen so konzipiert sein, dass sie den tatsächlichen Leiterbahnen auf der Platine entsprechen.
Risk: Der Coupon besteht, aber die Platine fällt aufgrund von Ätzvariationen durch.
Acceptance: 100% TDR-Tests an tatsächlichen Leiterbahnen der Platine, wo möglich.

8. Sauberkeit & Kontaminationskontrolle

Empfehlung: Plasmareinigung vor der Oberflächenveredelung und Montage.
Risiko: Staub oder Rückstände auf optischen Schnittstellen blockieren die Lichtübertragung.
Abnahme: Prüfung auf ionische Verunreinigung.

Häufige Fehler (und der richtige Ansatz)

Selbst mit einem soliden Plan und strengen Kontrollpunkten können bestimmte Fallstricke die Produktion während der NPI-Phase (New Product Introduction) oft zum Entgleisen bringen.

Die Vermeidung dieser häufigen Fehler kann Wochen an Überarbeitungszeit und Tausende von Dollar an Prototypenkosten einsparen.

Ignorieren des "Glasgewebe-Effekts"
- Fehler: Verwendung von Standard-FR4-Glasarten (wie 106 oder 1080) für Signale über 50 Gbit/s. Das Signal bewegt sich schneller über Harz als über Glas, was zu Zeitversatz führt.
- Korrektur: Geben Sie "Spread Glass"-Arten (wie 1067 oder 1078) an oder verwenden Sie Megtron PCB-Materialien, die für Homogenität ausgelegt sind.
Vernachlässigung der Referenzebene
- Fehler: Verlegen von Hochgeschwindigkeitsleitungen über Unterbrechungen in der Masseebene oder nahe der Platinenkante.
- Korrektur: Sorgen Sie für durchgehende Masseverweisflächen für alle Hochgeschwindigkeits-Differentialpaare. Verbinden Sie Massevias in der Nähe von Signalübergängen.
Übersehen der Wärmeausdehnungs- (CTE) Diskrepanz
- Fehler: Montage eines keramischen optischen Motors direkt auf einer Standard-FR4-Platine ohne Spannungsentlastung. Die Platine dehnt sich schneller aus als der Komponente, wodurch Lötstellen reißen.

Korrektur: Verwenden Sie einen Interposer oder wählen Sie Platinenmaterialien mit einem niedrigeren Wärmeausdehnungskoeffizienten (CTE), der zum Bauteil passt.

Unzureichende Kontrolle der Rückbohrtiefe
- Fehler: Rückbohren spezifizieren, aber die Toleranz nicht definieren. Wenn der Bohrer zu tief geht, unterbricht er die Verbindung; zu flach, und der Stummel bleibt.
- Korrektur: Definieren Sie eine strikte "darf nicht schneiden"-Schicht und eine maximale Stummellänge (z.B. 10 mil).
Schlechte Planung der Faserführung
- Fehler: Entwurf der Leiterplatte ohne Berücksichtigung des Biegeradius der optischen Fasern, die daran befestigt werden.
- Korrektur: Definieren Sie "Keep-Out"-Zonen auf dem Leiterplattenlayout speziell für Faserführungsklemmen und Biegeradien.
Annahme, dass elektrische Regeln für die Optik gelten
- Fehler: Die optische Engine-Schnittstelle wie ein Standard-BGA behandeln.
- Korrektur: Optische Engines erfordern wesentlich strengere Standards für Ebenheit und Sauberkeit. Konsultieren Sie das Datenblatt des Bauteils für spezifische Schablonendesignregeln.

Häufig gestellte Fragen (FAQ)

Um verbleibende Unsicherheiten zu klären, finden Sie hier Antworten auf häufige Anfragen, die wir bei APTPCB bezüglich optischer Verbindungen erhalten.

F: Kann ich Standard-FR4 für eine optische Interconnect-Leiterplatte verwenden? A: Für die langsamen Steuerungsbereiche ja. Für die Hochgeschwindigkeits-Datenleitungen, die die optische Engine speisen, ist Standard-FR4 jedoch zu verlustbehaftet. Ein Hybrid-Stackup (FR4 + Hochgeschwindigkeitsmaterial) ist oft die kostengünstigste Lösung.

F: Was ist der Unterschied zwischen CPO und OBO? A: OBO (On-Board Optics) platziert das optische Modul auf der Leiterplatte (PCB) nahe dem ASIC. CPO (Co-Packaged Optics) platziert die optische Engine innerhalb desselben Gehäuses wie das ASIC. CPO erfordert eine fortschrittlichere Substratherstellung.

F: Wie testen Sie den optischen Teil der Leiterplatte? A: Der Leiterplattenhersteller testet typischerweise die elektrische Integrität (TDR, VNA). Die optische Prüfung (Lichtdurchsatz) erfolgt normalerweise nach der Bestückung (PCBA), wenn die optische Engine und die Fasern angebracht sind.

F: Was ist die maximale Lagenanzahl für diese Platinen? A: Es gibt keine theoretische Grenze, aber Leiterplatten für Server und Rechenzentren reichen oft von 16 bis über 40 Lagen, um die Routing-Dichte und Leistungsanforderungen zu erfüllen.

F: Unterstützt APTPCB eingebettete optische Wellenleiter? A: Dies ist eine hochspezialisierte Technologie. Wir unterstützen hauptsächlich die elektrischen Verbindungen für OBO/CPO und Platinen mit präziser Leitungsführung für das Fasermanagement. Bitte kontaktieren Sie unser Ingenieurteam für spezifische F&E-Fähigkeiten.

F: Wie verbessert das Rückbohren die Signalqualität? A: Es entfernt den ungenutzten Teil eines durchkontaktierten Lochs (Via-Stub). Bei hohen Frequenzen (wie 25GHz+) reflektieren diese Stubs Signale und verursachen einen erheblichen Datenverlust.

F: Welche Oberflächenveredelung ist am besten für optische Hochgeschwindigkeitsplatinen geeignet? A: ENIG oder Immersion Silver. Sie bieten eine flache Oberfläche für Fine-Pitch-Komponenten und verursachen nicht den "Skin-Effekt"-Verlust, der bei Nickel in einigen Frequenzbereichen auftritt (obwohl ENIG für die meisten digitalen Anwendungen im Allgemeinen akzeptabel ist). F: Warum ist das Wärmemanagement für die Optik so entscheidend? A: Laser sind bei hohen Temperaturen weniger effizient und haben eine kürzere Lebensdauer. Die Leiterplatte muss als Kühlkörper fungieren, um Wärme vom optischen Motor abzuleiten.

Glossar (Schlüsselbegriffe)

Schließlich gewährleistet die Beherrschung der Terminologie eine klare Kommunikation zwischen Entwicklungsteams und Fertigungspartnern.

Begriff	Definition
ASIC	Anwendungsspezifische integrierte Schaltung. Der Hauptprozessor oder Switch-Chip, der die Daten erzeugt.
CPO	Co-Packaged Optics (Ko-verpackte Optik). Optische Motoren, die im selben Gehäuse wie der ASIC integriert sind.
OBO	On-Board Optics (Aufplatinenoptik). Optische Motoren, die auf der Leiterplattenoberfläche montiert sind, getrennt vom ASIC.
PAM4	Pulsamplitudenmodulation 4-stufig. Ein Modulationsschema, das für Hochgeschwindigkeits-Ethernet (z.B. 400G, 800G) verwendet wird und zwei Bits pro Symbol überträgt.
NRZ	Non-Return to Zero. Älteres Modulationsschema (1 Bit pro Symbol), weniger effizient als PAM4.
SerDes	Serialisierer/Deserialisierer. Die Schnittstelle, die parallele Daten für die Hochgeschwindigkeitsübertragung in serielle Daten umwandelt.
Waveguide	Wellenleiter. Eine Struktur (Glas oder Polymer), die Lichtwellen leitet, analog zu einer Kupferleiterbahn für Elektrizität.
PIC	Photonisch Integrierter Schaltkreis. Ein Chip, der Licht manipuliert (Laser, Modulatoren, Detektoren).
EIC	Elektronisch Integrierter Schaltkreis. Der Treiber-/TIA-Chip, der den PIC steuert.
Insertion Loss	Einfügedämpfung. Der Verlust der Signalleistung, der durch das Einfügen eines Geräts (oder einer Leiterbahn) in eine Übertragungsleitung entsteht.
Dk (Dielektrizitätskonstante)	Ein Maß für die Fähigkeit eines Materials, elektrische Energie zu speichern. Ein niedrigerer Dk-Wert ist besser für die Signalgeschwindigkeit.
Df (Verlustfaktor)	Ein Maß dafür, wie viel Signalenergie vom Material absorbiert wird (Verlust). Ein niedrigerer Df-Wert ist besser.
Back-drilling	Rückbohren. Der Prozess des Ausbohrens des ungenutzten Teils eines Via-Barrels, um Signalreflexionen zu reduzieren.
QSFP-DD	Quad Small Form-factor Pluggable Double Density. Ein gängiger Formfaktor für optische Hochgeschwindigkeits-Transceiver.

Fazit (nächste Schritte)

Der Übergang zur Technologie der optischen Interconnect-Leiterplatten (PCB) ist nicht nur ein Trend; er ist eine Notwendigkeit für die nächste Generation der Computerinfrastruktur. Ob Sie für eine 1.6T Ethernet PCB-Architektur oder spezialisierte medizinische Geräte entwickeln, die Konvergenz von Photonik und Elektronik erfordert einen Fertigungspartner, der sowohl die elektrischen als auch die mechanischen Nuancen dieser komplexen Leiterplatten versteht.

Der Erfolg liegt im Detail: die Auswahl der richtigen verlustarmen Materialien, die Sicherstellung einer Submikron-Ausrichtungsgenauigkeit und die Validierung der Signalintegrität durch strenge Tests.

Bereit, Ihr Design in Produktion zu überführen? Wenn Sie Ihre Daten zur DFM-Überprüfung oder Angebotserstellung an APTPCB senden, stellen Sie bitte sicher, dass Sie Folgendes bereitstellen:

Gerber-Dateien (RS-274X): Einschließlich aller Kupfer-, Lötstoppmasken- und Bohrschichten.
Lagenaufbau-Diagramm: Angabe von Materialtypen (z.B. Megtron 7), Lagenstärke und Impedanzanforderungen.
Bohrtabelle: Eindeutige Identifizierung von Back-Drill-Positionen und -Tiefen.
Fertigungszeichnung: Angabe kritischer Toleranzen für optische Ausrichtungsmerkmale und Anforderungen an die Oberflächenebenheit.
Netzliste: Für die elektrische Validierung (IPC-356).

Indem Sie uns frühzeitig in der Designphase einbeziehen, können wir Ihnen helfen, die Kompromisse zu bewältigen und sicherzustellen, dass Ihr optisches Interconnect-Projekt auf Leistung und Zuverlässigkeit ausgelegt ist.