RDL Fan-Out Substrat Checkliste: Vollständiger Design-Leitfaden & DFM-Spezifikationen

Die Redistribution Layer (RDL) Fan-Out-Substrat-Checkliste: Kurzantwort (30 Sekunden)

RDL Fan-Out-Substrat-Checkliste: Kurzantwort (30 Sekunden)

Die Redistribution Layer (RDL) Fan-Out-Technologie überbrückt die Lücke zwischen Siliziumchips und Leiterplatten, indem sie hochdichte Verbindungen ohne ein traditionelles Gehäusesubstrat herstellt. Um Ausbeute und Zuverlässigkeit zu gewährleisten, müssen Ingenieure spezifische Parameter während der Design- und Fertigungsphasen validieren.

Leiterbahn-/Abstands-Beschränkungen (L/S): Überprüfen Sie die minimale Leiterbahnbreite und den Abstand, die je nach Lithographieprozess typischerweise zwischen 2µm/2µm und 10µm/10µm liegen.
Auswahl des dielektrischen Materials: Bestätigen Sie die Verwendung von photosensitivem Polyimid (PSPI) oder PBO (Polybenzoxazol) für eine korrekte Dehnung und Aushärtungstemperaturkompatibilität.
Via-Aspektverhältnis: Stellen Sie sicher, dass die Aspektverhältnisse der Fotovias unter 1:1 oder 1,5:1 bleiben, um eine vollständige Beschichtung und elektrische Kontinuität zu gewährleisten.
Verzugskontrolle: Validieren Sie den CTE (Wärmeausdehnungskoeffizienten) des Trägers und die Eigenschaften der Vergussmasse, um zu verhindern, dass der Panel-/Wafer-Verzug während der Verarbeitung 1-2 mm überschreitet.
Chip-Verschiebungstoleranz: Berücksichtigen Sie die Chip-Bewegung während des Formens; eine typische Kompensationslogik erfordert eine genaue Messung der Chip-Position vor der RDL-Strukturierung.
UBM-Spezifikationen (Under Bump Metallization): Überprüfen Sie den UBM-Durchmesser und die Zusammensetzung (Ti/Cu/Ni), um eine robuste Lötballhaftung zu gewährleisten.

Wann die Die Redistribution Layer (RDL) Fan-Out-Substrat-Checkliste gilt (und wann nicht)

Die Entscheidung, wann eine RDL-Fan-Out-Architektur gegenüber einer Standard-Drahtbond- oder Flip-Chip-Verpackung eingesetzt werden sollte, ist der erste Schritt im Designprozess.

Verwenden Sie diese Checkliste, wenn:

Hohe I/O-Anzahl erforderlich ist: Das Design benötigt mehr I/O-Verbindungen, als die Chipfläche unterstützen kann (Fan-In-Grenze erreicht).
Der Formfaktor entscheidend ist: Sie benötigen das dünnstmögliche Profil (Z-Höhe) für mobile oder tragbare Geräte.
Heterogene Integration: Sie kombinieren mehrere Chips (SiP) mit unterschiedlichen Knoten in einem einzigen Gehäuse unter Verwendung von RDL-Verbindungen.
Elektrische Leistung: Sie benötigen kürzere Signalwege und eine geringere parasitäre Induktivität im Vergleich zum Drahtbonden.
Wärmemanagement: Das Design profitiert von direkten Wärmepfaden durch die RDL zur Leiterplatte.

Verwenden Sie diese Checkliste nicht, wenn:

Geringe Pin-Anzahl: Standard-Leadframe- oder Drahtbond-Gehäuse sind für Chips mit geringer Komplexität deutlich günstiger.
Extreme Leistungsdichte: Anwendungen mit sehr hoher Leistung erfordern möglicherweise schwere Kupfer-Leadframes oder Keramiksubstrate anstelle von Dünnschicht-RDL.
Strenge Kostenbeschränkungen: Wenn die Anwendung keine hohe Dichte erfordert, bieten herkömmliche Laminatsubstrate (BGA) geringere Einstiegskosten.
Große Chipgröße mit geringer I/O-Anzahl: Wenn der Chip groß genug ist, um alle Bumps (Fan-In) aufzunehmen, fügt Fan-Out unnötige Prozesskomplexität hinzu.

Checkliste für Die Redistribution Layer (RDL)-Fan-Out-Substrate: Regeln und Spezifikationen (Schlüsselparameter und Grenzen)

Checkliste für RDL-Fan-Out-Substrate: Regeln und Spezifikationen (Schlüsselparameter und Grenzen)

Die Einhaltung eines strengen Satzes von Designregeln ist für die Herstellbarkeit unerlässlich. APTPCB (APTPCB Leiterplattenfabrik) empfiehlt, diese Standardbereiche einzuhalten, um die Ausbeute zu maximieren.

Regel / Parameter	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Bei Missachtung
Min. Leiterbahn-/Abstand (L/S)	2µm/2µm (High-End) bis 10µm/10µm	Bestimmt die Leiterbahndichte und Signalintegrität.	AOI (Automatische Optische Inspektion)	Kurzschlüsse, Unterbrechungen oder Signalübersprechen.
Via-Durchmesser	5µm - 20µm	Verbindet verschiedene RDL-Schichten; beeinflusst den Widerstand.	Querschnitts-REM	Hoher Via-Widerstand oder offene Stromkreise.
Dielektrikumsdicke	5µm - 10µm pro Schicht	Steuert Impedanz und Durchbruchspannung.	Profilometer / Ellipsometrie	Impedanzfehlanpassung oder elektrischer Durchschlag.
Pad-Raster	40µm - 150µm	Passt die Die-I/O-Dichte an die RDL an.	Gerber-Analyse	Fehlausrichtung während der Lithographie.
Kupferdicke	3µm - 8µm	Beeinflusst die Strombelastbarkeit und den Widerstand.	Röntgenfluoreszenz (RFA)	Überhitzung oder Leiterbahnschmelzen unter Last.
Die-Verschiebungsbudget	< 10µm	Dies bewegen sich während des Formens; Lithographie muss sich anpassen.	Metrologische Inspektion nach dem Formen	Fehlausgerichtete Vias treffen aktives Silizium.
Verzugsgrenze	< 1mm (Panel/Wafer)	Kritisch für die Handhabung in automatisierten Geräten.	Schatten-Moiré	Handhabungsfehler, Vakuumspannfutterfehler.
UBM-Durchmesser	200µm - 300µm (typisch)	Schnittstelle für Lotkugeln zur Leiterplatte.	Optische Mikroskopie	Schwache Lötstellen, Versagen im Falltest.
Passivierungsöffnung	> 5µm Überlappung	Schützt Cu-Pads vor Oxidation/Korrosion.	AOI	Korrosion, langfristiger Zuverlässigkeitsausfall.
Lotkugelmaterial	SAC305 / SAC405	Standard bleifreie Legierungen für Zuverlässigkeit.	Materialzertifikat (CoC)	Spröde Lötstellen oder Schmelzpunktprobleme.
CTE-Fehlanpassung	< 10 ppm/°C Differenz	Reduziert Spannungen zwischen Chip, Formmasse und RDL.	TMA (Thermo-Mechanische Analyse)	Delamination oder Rissbildung während des Reflow-Lötens.

Implementierungsschritte für die Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste (Prozessprüfpunkte)

Die Implementierung eines RDL-Fan-Out-Designs umfasst einen sequenziellen Aufbauprozess. Jeder Schritt erfordert eine spezifische Validierung, um kumulative Fehler zu vermeiden.

Eingehende Wafer-/Chip-Inspektion (KGD)
- Aktion: Bekannte gute Chips (KGD) vor der Verarbeitung überprüfen.
- Schlüsselparameter: Elektrische Testausbeute > 99%.
- Überprüfung: Schlechte Chips kartieren, um sicherzustellen, dass sie nicht auf dem Träger platziert werden.
Trägervorbereitung & Bandlaminierung
- Aktion: Den temporären Glas- oder Stahlträger mit thermischem Ablöseband vorbereiten.
- Schlüsselparameter: Haftfestigkeit (niedrig genug zum Ablösen, hoch genug für die Verarbeitung).
- Überprüfung: Auf Blasen oder Partikel unter dem Band prüfen.
Chip-Platzierung (Bestückung)

Action: Würfel präzise mit der Vorderseite nach unten auf den Träger legen.
Key Parameter: Platzierungsgenauigkeit (< ±5µm).
Check: Optische Überprüfung der Würfelkoordinaten relativ zu Referenzmarken.

Kompressionsformen
- Action: Chips mit Epoxid-Formmasse (EMC) einkapseln.
- Key Parameter: Gleichmäßigkeit der Formdicke und Aushärtungstemperatur.
- Check: Messung der Gesamtdickenvariation (TTV) und Prüfung auf Hohlräume.
Trägerfreigabe & Entkleben (falls Chip-First Face-Up)
- Action: Träger entfernen, um Chip-Pads freizulegen (prozessabhängig).
- Key Parameter: Freigabetemperaturprofil.
- Check: Überprüfung auf Rückstände auf der Chip-Oberfläche.
Abscheidung der dielektrischen Schicht 1
- Action: Photosensitives Dielektrikum (PI/PBO) aufschleudern oder laminieren.
- Key Parameter: Filmdicke (z.B. 5µm).
- Check: Überprüfung der Gleichmäßigkeit und Abwesenheit von Nadellöchern.
Lithographie & Via-Bildung
- Action: Vias belichten und entwickeln, um eine Verbindung zu den Chip-Pads herzustellen.
- Key Parameter: Belichtungsenergie und Entwicklungszeit.
- Check: Messung des Via-Bodendurchmessers und von Rückständen (Verschleierung).
Keimschicht- & RDL-Beschichtung
- Action: Ti/Cu-Keimschicht sputtern, dann Kupferspuren galvanisieren.
- Key Parameter: Beschichtungsstromdichte und Badchemie.
- Check: Messung von Spurenhöhe und -breite (L/S-Verifizierung).
Keimschichtätzen

Aktion: Entfernen der temporären Keimschicht zur Isolierung der Leiterbahnen.
Schlüsselparameter: Ätzraten-Selektivität.
Überprüfung: Elektrischer Test auf Kurzschlüsse zwischen benachbarten Leiterbahnen.

Kugelabwurf & Reflow
- Aktion: Flussmittel auftragen und Lötperlen auf UBM-Pads platzieren.
- Schlüsselparameter: Reflow-Spitzentemperatur (z.B. 245°C).
- Überprüfung: Scherprüfung und Inspektion der Kugelkoplanarität.

Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste zur Fehlerbehebung (Fehlermodi und Korrekturen)

Auch mit einer robusten Checkliste können Defekte auftreten. Verwenden Sie diesen Leitfaden, um häufige RDL-Fan-Out-Probleme zu diagnostizieren und zu beheben.

Symptom: Die-Verschiebung / Fehlausrichtung
- Ursache: Bewegung der Dies während des Hochdruck-Formprozesses.
- Überprüfung: Vergleich der Koordinaten vor und nach dem Formen.
- Behebung: Formdruck/-geschwindigkeit optimieren; adaptive Lithographie-Skalierung verwenden.
- Prävention: Klebeband mit höherer Haftung oder Mold-Underfill-Techniken verwenden.
Symptom: RDL-Leiterbahnrisse
- Ursache: Hohe Spannung aufgrund von CTE-Fehlanpassung zwischen EMC, Die und RDL-Polymer.
- Überprüfung: Ergebnisse des Thermozyklustests (TCT); Querschnittsanalyse.
- Behebung: Dielektrikum mit höherer Dehnung auswählen; EMC-CTE anpassen.
- Prävention: Spannungssimulation mittels FEA (Finite-Elemente-Analyse) vor dem Design-Freeze.
Symptom: Delamination
- Ursache: Schlechte Haftung zwischen der Keimschicht und dem Dielektrikum oder der Die-Oberfläche.
Check: C-SAM (Scanning Acoustic Microscopy) auf Grenzflächenspalte.
Fix: Plasma-Reinigungs-/Descum-Prozess vor dem Sputtern verbessern.
Prevention: Oberflächenrauheit und Plasmakammerbedingungen überwachen.
Symptom: Unvollständige Via-Plattierung
Cause: Via-Aspektverhältnis zu hoch oder Luft in Sacklöchern eingeschlossen.
Check: Querschnitts-REM zeigt Hohlräume in Vias.
Fix: Dielektrikumdicke reduzieren oder Via-Durchmesser erhöhen; Plattierungsrührung optimieren.
Prevention: Aspektverhältnisregeln einhalten (typischerweise < 1:1).
Symptom: Verzug über Spezifikation
Cause: Asymmetrischer Schichtaufbau oder unsachgemäße Aushärtung von EMC.
Check: Schatten-Moiré-Messung bei Raum- und Reflow-Temperaturen.
Fix: Rückseitenbeschichtung anpassen, um Spannungen auszugleichen; Trägerdicke optimieren.
Prevention: Kupferdichte auf RDL-Schichten ausgleichen.
Symptom: Elektrische Unterbrechungen
Cause: Partikelkontamination blockiert Lithographie oder Ätzung überätzt.
Check: AOI-Defektkarte überlagert mit elektrischen Testdaten.
Fix: Reinraumklasse verbessern; Ätzmittelkonzentration anpassen.
Prevention: Strenge Partikelkontrolle und automatisierte Waferhandhabung.

Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste (Designentscheidungen und Kompromisse)

Die Wahl der richtigen RDL-Strategie hängt vom Ausgleich zwischen Leistung, Kosten und Volumen ab.

Chip-First vs. Chip-Last

Chip-First: Chips werden zuerst platziert, dann wird die RDL darauf aufgebaut. Am besten für die Ausbeute, wenn die Chipverschiebung kontrolliert wird. Niedrigere Kosten für Standardanwendungen.
Chip-Last (RDL-First): Die RDL wird auf einem Träger aufgebaut, dann werden die Chips angebracht. Besser für High-End-Chips mit sehr feinen L/S, da die RDL auf einem flachen, stabilen Träger ohne Probleme durch Chipverschiebung aufgebaut wird. Höhere Kosten.

Wafer-Level (WLP) vs. Panel-Level (PLP)

Wafer-Level: Verwendet standardmäßige 300mm runde Wafer. Ausgereiftes Geräte-Ökosystem. Am besten für hochpräzise, kleinere Volumen oder sehr hochdichte Designs.
Panel-Level: Verwendet große rechteckige Panels (z.B. 600mm x 600mm). Höherer Durchsatz und niedrigere Kosten pro Einheit aufgrund der Flächeneffizienz. Am besten für die Massenproduktion von Unterhaltungselektronik, aber die Gerätestandards sind weniger vereinheitlicht.

Dielektrisches Material: PI vs. PBO

Polyimid (PI): Höhere Aushärtungstemperatur (300°C+), ausgezeichnete chemische Beständigkeit. Seit vielen Jahren Standard.
PBO: Niedrigere Aushärtungstemperatur (200°C-250°C), bessere elektrische Eigenschaften (niedrigerer Dk/Df). Bevorzugt für HF- und empfindliche Chips.

Die Redistribution Layer (RDL) Fan-Out Substrat Checkliste FAQ (Kosten, Lieferzeit, häufige Defekte, Abnahmekriterien, DFM-Dateien)

1. Was ist der typische Kostentreiber bei der RDL Fan-Out Fertigung? Die primären Kostentreiber sind die Anzahl der RDL-Schichten (Maskenschritte) und der Ausbeuteverlust durch Ausschuss von Known Good Dies (KGD), wenn das Endpaket fehlschlägt. Die Minimierung der Schichtanzahl reduziert die Kosten erheblich. 2. Wie vergleicht sich die Durchlaufzeit für RDL-Fan-out mit der von Standard-Flip-Chips? RDL-Fan-out hat oft eine kürzere Zykluszeit als Flip-Chip, da es die Wartezeiten für die Substratherstellung und -montage eliminiert. Die NPI-Durchlaufzeiten (New Product Introduction) können jedoch für die Maskengenerierung und Prozessabstimmung 4-8 Wochen betragen.

3. Was sind die Standard-Abnahmekriterien für die RDL-Leiterbahnbreite? Die Abnahme beträgt üblicherweise ±10 % der nominalen Designbreite. Für eine 5µm-Leiterbahn muss die gemessene Breite zwischen 4,5µm und 5,5µm liegen.

4. Kann ich Standard-Gerber-Dateien für das RDL-Fan-out-Design verwenden? Obwohl Gerber-Dateien akzeptiert werden, werden GDSII- oder ODB++-Formate für RDL-Fan-out bevorzugt, da sie die komplexen Geometrien und Schichtdefinitionen der Halbleiterlithographie besser handhaben als Standard-Leiterplatten-Gerber-Dateien.

5. Wie spezifiziert man die Impedanz für RDL-Leiterbahnen? Sie müssen die Zielimpedanz (z. B. 50Ω) angeben und die Dielektrizitätskonstante (Dk) des Polymers (PI/PBO) bereitstellen. Der Hersteller passt dann die Leiterbahnbreite und die Dielektrikumdicke entsprechend an.

6. Was ist der minimale Via-Pitch für RDL-Fan-out? Für Standardprozesse liegt der minimale Via-Pitch bei etwa 10µm-15µm. Fortschrittliche Prozesse können engere Pitches erreichen, aber die Kosten steigen.

7. Wie handhabt APTPCB DFM für RDL-Fan-out? Wir überprüfen den Lagenaufbau, L/S-Verletzungen und die Metall-Dichte-Balance. Unsere DFM-Richtlinien enthalten allgemeine Regeln, die für hochdichte Verbindungen gelten. 8. Ist Underfill für RDL-Fan-Out-Gehäuse erforderlich? Im Allgemeinen nein. Die Vergussmasse dient als Schutz. Eine Underfill auf Platinenebene könnte jedoch nach der Montage auf der Leiterplatte für die Zuverlässigkeit bei Falltests erforderlich sein.

9. Welche Tests werden am fertigen RDL-Substrat durchgeführt? Die Tests umfassen den Open/Short (O/S)-Elektrischtest, AOI (Automatisierte Optische Inspektion) und eine Sichtprüfung auf Risse oder Hohlräume.

10. Kann RDL-Fan-Out Hochfrequenz-HF-Signale verarbeiten? Ja. Die kurzen Verbindungswege und verlustarmen Dielektrika (wie PBO) machen es hervorragend für 5G- und mmWave-Anwendungen geeignet.

11. Wie viele RDL-Schichten werden maximal unterstützt? Die meisten Designs verwenden 1-3 Schichten. Mehr als 4 Schichten erhöhen das Risiko von Spannungen und Verzug erheblich und erfordern einen sorgfältigen CTE-Ausgleich.

12. Wie validiere ich die Zuverlässigkeit meines RDL-Designs? Standard-JEDEC-Zuverlässigkeitstests (Temperaturwechsel, HAST, Falltest) sind erforderlich. Stellen Sie sicher, dass Ihr Design die Simulation vor der Fertigung besteht.

Ressourcen für die Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste (verwandte Seiten und Tools)

HDI-Leiterplatten-Fähigkeiten: Verstehen Sie High-Density-Interconnects, die ähnliche Designprinzipien wie RDL teilen.
Fortschrittliche Leiterplattenfertigung: Entdecken Sie andere fortschrittliche Gehäuse- und Substrattechnologien, die bei APTPCB verfügbar sind.
BGA- & Fine-Pitch-Montage: Erfahren Sie mehr über die Montageherausforderungen für Fine-Pitch-Komponenten, die RDL-Fan-Out-Gehäuse oft ersetzen oder mit denen sie verbunden sind.

Glossar der Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste (Schlüsselbegriffe)

Begriff	Definition
RDL (Redistributionsschicht)	Metallschichten, die auf einem Chip oder Wafer abgeschieden werden, um I/O-Pads an neue Positionen umzuleiten.
Fan-Out	Verpackungstechnologie, bei der I/O-Verbindungen über den physischen Rand des Chips hinausreichen.
Fan-In	Verpackung, bei der sich alle I/O-Verbindungen innerhalb des Chipumfangs befinden.
EMC (Epoxidharz-Formmasse)	Das Verkapselungsmaterial, das zum Schutz des Chips und zur Bildung des Gehäusekörpers verwendet wird.
UBM (Under Bump Metallisierung)	Die Metallschnittstellenschicht zwischen dem Kupferpad und der Lötperle.
L/S (Leiterbahn/Abstand)	Die Breite einer Metallleiterbahn und der Abstand zur benachbarten Leiterbahn.
KGD (Geprüfter guter Chip)	Unverpackte Chips, die vor der Verpackung getestet und als funktionsfähig verifiziert wurden.
CTE (Koeffizient der thermischen Ausdehnung)	Ein Maß dafür, wie stark sich ein Material mit der Temperatur ausdehnt; entscheidend für die Zuverlässigkeit.
Chipverschiebung	Die unbeabsichtigte Bewegung des Chips während des Formprozesses.
PBO (Polybenzoxazol)	Ein hochleistungsfähiges dielektrisches Polymer, das für RDL-Schichten verwendet wird.
PI (Polyimid)	Ein gängiges lichtempfindliches Polymer, das als Dielektrikum in RDL-Strukturen verwendet wird.
Keimschicht	Eine dünne Metallschicht (üblicherweise Ti/Cu), die gesputtert wird, um die Galvanisierung zu ermöglichen.

Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste an (DFM-Überprüfung + Preisgestaltung)

Bereit, Ihr Design vom Konzept zur Produktion zu bringen? APTPCB bietet umfassende DFM-Überprüfungen und wettbewerbsfähige Preise für Advanced Packaging und Substrate mit hoher Packungsdichte.

Um ein genaues Angebot zu erhalten, geben Sie bitte Folgendes an:

Designdaten: GDSII-, ODB++- oder Gerber-Dateien.
Schichtaufbau: Gewünschte Lagenanzahl, Dielektrikumsdicke und Materialpräferenz (PI vs. PBO).
Volumen: Prototypenmenge vs. Ziele für die Massenproduktion.
Besondere Anforderungen: Impedanzkontrolle, spezifische Oberflächenveredelungen oder Testprotokolle.

Die Redistribution Layer (RDL)-Fan-Out-Substrat-Checkliste

Die erfolgreiche Navigation durch die RDL-Fan-Out-Substrat-Checkliste erfordert einen disziplinierten Ansatz bei Designregeln, Materialauswahl und Prozessvalidierung. Durch die Einhaltung der in diesem Leitfaden dargelegten Spezifikationen für L/S, Via-Bildung und Verzugskontrolle können Ingenieure hochertragreiche, zuverlässige Advanced-Packaging-Lösungen erzielen. Ob Sie einen neuen SiP prototypisieren oder einen Mobilprozessor skalieren, eine rigorose Beachtung dieser Checklistenpunkte stellt sicher, dass Ihr Produkt den Anforderungen der modernen Elektronik gerecht wird.