Impedanzkontrolle bei redundanten PSU-Backplanes: Spezifikationen, Stackup-Regeln und Leitfaden zur Fehlerbehebung

Kurze Antwort zur Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (30 Sekunden)

Das Beherrschen der Impedanz auf einer Backplane für redundante Power Supply Units (PSUs) bedeutet, Hochstromversorgung und empfindliche Signalintegrität gleichzeitig sauber auszubalancieren.

• Signal- und Leistungslagen trennen: Führen Sie impedanzkontrollierte Signale wie PMBus, PCIe oder Ethernet nicht auf denselben Lagen wie die Starkkupfer-Stromverteilung mit 3oz+ Kupfer. Der Ätzfaktor bei dickem Kupfer macht eine präzise Impedanzkontrolle feiner Leiterbahnen praktisch unmöglich.
• Stackup-Symmetrie ist kritisch: Redundante PSU-Backplanes verwenden häufig 12 bis 20 Lagen. Halten Sie eine strenge Symmetrie um den zentralen Kern ein, damit sich die Platine nicht verzieht. Verzug verändert die Dielektrikumsdicke und verschiebt damit die Impedanzwerte.
• Dielektrikumsauswahl: Verwenden Sie High-Tg-FR4 mit Tg > 170°C oder verlustarme Materialien, wenn Hochgeschwindigkeitsdaten über die Backplane laufen. Standard-FR4 schwankt unter der thermischen Last zweier PSUs zu stark in der Dielektrizitätskonstante Dk.
• TDR-Coupons: Platzieren Sie Testcoupons immer auf den Panelrändern. Auf den aktiven Backplane-Leiterbahnen selbst lässt sich die Impedanz wegen Steckverbinder-Parasitics und kurzer Leiterbahnlängen nicht präzise messen.
• Steckverbinder-Footprints: Der Übergang zwischen dem PSU-Steckverbinder, etwa PwrBlade oder Multi-Beam, und dem PCB ist die häufigste Impedanzdiskontinuität. Setzen Sie viele Masse-Vias und Backdrilling ein, wenn die Signalrate 5 Gbit/s überschreitet.
• PDN-Impedanz: Während die Signalimpedanz meist 50 Ω oder 85/100 Ω differentiell beträgt, muss die Zielimpedanz des Power Distribution Network (PDN) unter 10 mΩ bleiben, damit die Spannungsregelung beim Lastteilen der PSUs stabil bleibt.

Wann die Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes notwendig ist und wann nicht

Wenn Sie verstehen, wann strenge Impedanzvorgaben wirklich erforderlich sind, vermeiden Sie Overengineering und unnötige Zusatzkosten.

Anwendbar, strenge Kontrolle erforderlich:

• Hochgeschwindigkeits-Signalrouting: Wenn die Backplane PCIe-, SAS- oder 10G/25G-Ethernet-Signale parallel zu Stromschienen führt.
• Digitales Power-Management: Wenn PMBus- oder I2C-Steuerleitungen über lange Distanzen von mehr als 10 Zoll geführt werden, wo Reflexionen Daten verfälschen können.
• Hot-Swap-Anforderungen: Bei Systemen, in denen PSUs im laufenden Betrieb eingesteckt werden. Die entstehenden Transienten beeinflussen Ground Bounce und verlangen kontrollierte Impedanz auf Steuerleitungen, damit keine falschen Logiktrigger entstehen.
• Dicke Backplanes über 3 mm: Dickere Platinen haben höhere Via-Induktivität. Impedanzkontrolle wird hier notwendig, um Signalverschlechterung entlang langer Via-Barrels zu begrenzen.
• Hybride Stackups: Designs, die 1oz-Signallagen mit 4oz+-Leistungslagen kombinieren. Der Harzfluss des Prepregs muss dann sehr genau berechnet werden, um die Dielektrikumsdicke konstant zu halten.

Nicht anwendbar, Standardtoleranzen ausreichend:

• Reine Strom-Backplanes: Wenn die Platine nur Gleichstrom verteilt und lediglich langsame analoge Spannungsüberwachung ohne Hochgeschwindigkeitsdaten nutzt.
• Sehr kurze Leiterbahnen: Wenn die Signalleiterbahnen extrem kurz sind, also unter 1 Zoll, und direkt zu einem Daughtercard-Steckverbinder laufen, sind Übertragungsleitungseffekte meist vernachlässigbar.
• Niederfrequenz-Steuerung: Bei älteren Systemen mit einfachen "Power Good"-Logiksignalen auf DC-Niveau statt getakteter Datenbusse.
• Einlagige oder doppelseitige Platinen: Für redundante PSUs zwar selten, aber falls eingesetzt, unterstützt diese Geometrie kontrollierte Impedanzstrukturen nur sehr eingeschränkt.

Regeln und Spezifikationen für die Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (Schlüsselparameter und Grenzwerte)

APTPCB (APTPCB PCB Factory) empfiehlt konkrete Designregeln, um Herstellbarkeit und elektrische Leistung sicherzustellen. Der wichtigste Einflussfaktor ist das Zusammenspiel von Starkkupfer-Ätzung und Dielektrikumsdicke.

Regel / Parameter	Empfohlener Wert / Bereich	Warum es wichtig ist	Wie zu prüfen	Wenn ignoriert
Leiterbahnbreitentoleranz (Signal)	±10% Standard, ±5% Advanced	Bestimmt die Impedanz direkt. Engere Toleranzen erfordern dünneres Kupfer wie 0,5 oz oder 1 oz.	Querschnittsanalyse, Microsection	Impedanzfehlanpassung, Signalreflexion, Datenfehler
Kupfergewicht (Signallagen)	0,5 oz oder 1 oz maximal	Starkkupfer ab 2 oz hat einen großen Ätzfaktor mit trapezförmigem Profil, wodurch die Breitenkontrolle unvorhersehbar wird.	Gerber-Spezifikation	Schwankende Impedanz, feines Routing nicht mehr möglich
Kupfergewicht (Leistungslagen)	2 oz bis 6 oz oder Busbar	Erforderlich, um den Strom redundanter PSUs von oft 50 A bis 200 A mit geringem Spannungsabfall zu tragen.	Microsection oder Gewichtsmessung	Überhitzung, Spannungsabfall, potenzielle Brandgefahr
Genauigkeit der Dielektrikumsdicke	±10%	Der Abstand zur Referenzebene steht im Nenner der Impedanzgleichungen.	Stackup-Bericht, C-Scan	Impedanzverschiebungen über die gesamte Platine, Signaljitter
Kontinuität der Referenzebene	100% massives Kupfer	Schlitze oder Teilungen in der Referenzebene unter einer Signalleiterbahn erzeugen massive Diskontinuitäten.	DRC im CAD-System, Sichtprüfung	EMI-Abstrahlung, Signalintegritätsfehler, Ground Bounce
Via-Stub-Länge	< 10 mils, Backdrill erforderlich	Stubs wirken bei hohen Frequenzen über 3 GHz wie Antennen oder Kondensatoren.	Röntgeninspektion, Backdrill-Tiefenprotokoll	Signaldämpfung, Resonanzeffekte bei bestimmten Frequenzen
Harzgehalt des Prepregs	Hoch, mehr als 50%	Starkkupfer-Innenlagen brauchen mehr Harz, damit Zwischenräume gefüllt werden, ohne den Lagenabstand zu verändern.	Materialdatenblatt, Presszyklusdaten	Delamination, Hohlräume, falsche Dielektrikumsdicke und damit Impedanzfehler
Skew von Differenzpaaren	< 5 mils	Ungleiche Längen wandeln Differentialsignale in Common-Mode-Rauschen um.	CAD-Längenabgleich	EMI-Probleme, Bitfehler am Empfänger
Impedanz im Steckverbinder-Breakout	±10% vom Sollwert	Das Pin-Feld ist dicht, die Impedanz dort zu halten ist schwierig, aber entscheidend.	3D-Field-Solver-Simulation	Reflexionen an der Steckerschnittstelle, Einfügedämpfung
Glasgewebe-Typ	106, 1080 oder Spread Glass	Verringert den Fiber-Weave-Effekt, bei dem Leiterbahnen über Glasbündeln liegen und sich Dk lokal ändert.	Materialspezifikation	Periodische Impedanzschwankungen, Skew in Differenzpaaren
Lötstopplackdicke	0,5 bis 1,0 mil über der Leiterbahn	Lötstopplack senkt die Impedanz um 2 bis 3 Ohm und muss in die Berechnung einfließen.	Querschnitt	Endgültig gemessene Impedanz liegt unter dem Soll
Schälfestigkeit	> 1,0 N/mm	Die hohe thermische Belastung durch PSUs kann Leiterbahnen oder Pads ablösen, wenn die Haftung schwach ist.	Peel-Test	Pad-Lifting im Betrieb oder in der Montage

Umsetzungsschritte für die Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (Prozess-Checkpoints)

Die Umsetzung robuster Impedanzkontrolle verlangt enge Abstimmung zwischen Design Engineer und CAM Engineer bei APTPCB.

1. Hybrides Stackup definieren:

   • Aktion: Erstellen Sie ein Stackup, das Hochgeschwindigkeitssignale auf Außenlagen oder dünnen Innenlagen isoliert. Platzieren Sie Starkkupfer-Leistungsebenen mit 3oz+ im Kern.
   • Schlüsselparameter: Die Prepreg-Dicke zwischen Signal- und Referenzlagen muss ausreichen, um die Zielimpedanz, zum Beispiel 50 Ω, mit einer fertigungstauglichen Leiterbahnbreite von etwa 4 bis 6 mil zu erreichen.
   • Abnahmeprüfung: Das Stackup-Diagramm bestätigt eine ausgewogene Kupferverteilung.

2. Impedanz mit Ätzkompensation berechnen:

   • Aktion: Verwenden Sie einen Feldsolver wie Polar SI9000 zur Berechnung der Leiterbahnbreiten. Der Ätzkompensationsfaktor muss abgezogen werden. Bei 1oz-Kupfer ist die Oberseite der Leiterbahn um ungefähr 0,5 bis 1,0 mil schmaler als die Unterseite.
   • Schlüsselparameter: Zielimpedanz Zo und differentielle Impedanz Zdiff.
   • Abnahmeprüfung: Die Simulation trifft den Zielwert innerhalb von ±5%.

3. Power Distribution Network (PDN) entwerfen:

   • Aktion: Routen Sie die Leistungsebenen für die redundanten PSUs. Stellen Sie sicher, dass Signale nicht durch Power-Voids von ihren Referenzebenen getrennt werden.
   • Schlüsselparameter: Schleifeninduktivität.
   • Abnahmeprüfung: Die DC-Drop-Simulation zeigt weniger als 1% Spannungsabfall, und die AC-Impedanz verläuft flach.

4. Connector-Fan-out und Escape-Routing auslegen:

   • Aktion: Führen Sie Signale von den Pins des PSU-Steckverbinders heraus. Dieser Bereich ist eng. Nutzen Sie bei Bedarf Neck-down-Techniken, also eine leichte Verjüngung der Leiterbahn, halten Sie die verjüngte Strecke aber kurz, damit die Impedanz möglichst wenig beeinflusst wird.
   • Schlüsselparameter: Leiterbahnabstand zur Reduzierung von Crosstalk.
   • Abnahmeprüfung: Der DRC läuft ohne Verletzungen der Referenzebenen durch.

5. Panelization und Coupon-Platzierung:

   • Aktion: Platzieren Sie Impedanz-Testcoupons im Abfallbereich des Panels. Diese Coupons müssen exakt dieselbe Lagenstruktur, Leiterbahnbreite und Referenzebenen wie die reale Platine haben.
   • Schlüsselparameter: Coupon-Design entspricht IPC-2141.
   • Abnahmeprüfung: Die CAM-Dateien enthalten Coupons für jede impedanzkontrollierte Lage.

6. Fertigung durch Ätzen und Laminieren:

   • Aktion: Der Hersteller korrigiert das Phototool entsprechend dem Ätzfaktor. Beim Laminieren werden definierte Druckprofile genutzt, damit Harz die Lücken des Starkkupfers füllt, ohne die Dielektrikumsdicke der Signallagen zu verändern.
   • Schlüsselparameter: Temperatur und Druck des Presszyklus.
   • Abnahmeprüfung: Der Querschnitt bestätigt, dass die Dielektrikumsdicke dem Stackup entspricht.

7. Backdrilling, falls erforderlich:

   • Aktion: Entfernen Sie ungenutzte Via-Stubs auf Hochgeschwindigkeitsleitungen.
   • Schlüsselparameter: Bohrtiefentoleranz.
   • Abnahmeprüfung: Der Durchgangstest bestätigt die Verbindung, und das Röntgenbild bestätigt die Stub-Entfernung.

8. Abschließende TDR-Prüfung:

   • Aktion: Messen Sie die Coupon-Impedanz mit einem Time Domain Reflectometer (TDR).
   • Schlüsselparameter: Gemessene Ohm gegenüber dem Zielwert.
   • Abnahmeprüfung: Ein Pass/Fail-Bericht wird erstellt.

Fehlerbehebung bei der Impedanzkontrolle von redundanten Power Supply Unit (PSU)-Backplanes (Fehlermodi und Korrekturen)

Fehler bei der Impedanzkontrolle von Backplanes zeigen sich häufig als sporadische Datenfehler oder als Instabilität des Systems beim Power Cycling.

Symptom 1: Hohe Impedanzwerte, mehr als 10% über dem Soll

• Ursachen: Überätzung mit zu schmalen Leiterbahnen, ein dickeres Dielektrikum als berechnet oder ein zu dünner beziehungsweise fehlender Lötstopplack.
• Prüfungen: Messen Sie die Leiterbahnbreite auf der Platinenoberfläche mit dem Mikroskop. Prüfen Sie den Stackup-Bericht hinsichtlich der Prepreg-Dicke.
• Korrektur: Passen Sie die Phototool-Kompensation für die nächste Charge an.
• Prävention: Nutzen Sie Fertigungsprozesse für Backplane PCB mit engeren Ätztoleranzen.

Symptom 2: Niedrige Impedanzwerte, mehr als 10% unter dem Soll

• Ursachen: Unterätzung mit zu breiten Leiterbahnen, dünneres Dielektrikum als erwartet infolge übermäßigen Pressdrucks oder ein höherer Material-Dk als spezifiziert.
• Prüfungen: Führen Sie eine Querschnittsanalyse durch, um die Dielektrikumshöhe zwischen den Lagen zu messen.
• Korrektur: Erhöhen Sie die Prepreg-Dicke oder reduzieren Sie im Design die Leiterbahnbreite.
• Prävention: Kennzeichnen Sie in den Fertigungsnotizen klar "impedanzkontrolliert", damit der Lieferant das richtige Glasgewebe auswählt.

Symptom 3: Verlust der Signalintegrität auf Hochgeschwindigkeits-Lanes

• Ursachen: Eine Diskontinuität der Referenzebene, etwa weil das Signal einen Split der Power-Ebene kreuzt, Via-Stubs oder Crosstalk aus Leistungstransienten.
• Prüfungen: Überprüfen Sie das Layout auf Rückstrompfad-Unterbrechungen. Führen Sie wenn möglich TDR auf dem realen Netz aus, um die Position der Diskontinuität zu lokalisieren.
• Korrektur: Ergänzen Sie Stitching-Kondensatoren über Ebenentrennungen und setzen Sie Backdrilling für die Vias ein.
• Prävention: Routen Sie Hochgeschwindigkeitssignale niemals über gesplittete Ebenen.

Symptom 4: Delamination in der Nähe von Starkkupfer

• Ursachen: "Resin Starvation". Das Prepreg-Harz fließt in die Zwischenräume zwischen dicken Kupferbahnen, sodass zu wenig Harz für die Verklebung der Lagen verbleibt.
• Prüfungen: Sichtprüfung auf weiße Flecken und C-SAM, also akustische Mikroskopie.
• Korrektur: Setzen Sie harzreiches Prepreg ein, zum Beispiel Stil 1080 oder 2116, oder verwenden Sie mehrere Lagen.
• Prävention: Gleichen Sie die Kupferverteilung durch Thieving aus, damit Druck und Harzfluss gleichmäßig bleiben.

Symptom 5: Impedanzvariation entlang der Leiterbahn

• Ursachen: Fiber-Weave-Effekt mit periodischer Belastung oder Ätzschwankungen infolge unterschiedlicher Beschichtungsdichte.
• Prüfungen: Im TDR-Plot erscheinen Welligkeiten statt einer flachen Linie.
• Korrektur: Verlegen Sie Leiterbahnen in einem leichten Winkel von 10 bis 15 Grad zum Gewebe.
• Prävention: Verwenden Sie Spread Glass oder Zig-zag-Routing.

Auswahl der Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (Designentscheidungen und Trade-offs)

Beim Entwurf einer redundanten PSU-Backplane müssen thermische Performance und Signalpräzision gegeneinander abgewogen werden.

1. Materialwahl: High Tg versus Low Loss

• Standard-FR4 (Tg 150): Am günstigsten. Für langsame Steuerungen wie I2C und für DC-Leistung akzeptabel. Für Hochgeschwindigkeitssignale wegen Verlusten und Dk-Schwankungen ungeeignet.
• High-Tg-FR4 (Tg 170-180): Für die meisten redundanten PSU-Backplanes empfohlen. Hält die thermischen Zyklen beim Hot-Swapping aus, ohne dass die Z-Achsen-Ausdehnung Vias beschädigt.
• Low-Loss-Materialien wie Megtron 6 oder Rogers: Nur erforderlich, wenn die Backplane Signale mit 25 Gbit/s oder mehr trägt. Teuer und in Kombination mit dickem Kupfer schwieriger zu laminieren.

2. Kupfergewicht: 1oz versus Starkkupfer

• Signallagen: Verwenden Sie immer 0,5oz- oder 1oz-Kupferfolie. Versuchen Sie nicht, auf 2oz+-Lagen Impedanz zu kontrollieren. Die Ätztoleranz von ±1 mil ist für 50-Ω-Leitungen zu groß.
• Leistungslagen: Verwenden Sie 3oz, 4oz oder sogar 6oz für die Hauptschienen.
• Trade-off: Diese Kombination erfordert ein hybrides Stackup. Sie müssen sicherstellen, dass der Hersteller die CTE-Fehlanpassung beherrscht, damit kein Verzug entsteht.

3. Stackup-Konfiguration: Core-Aufbau versus Foil-Aufbau

• Foil-Aufbau: Günstiger und flexibler, wenn die Prepreg-Dicke fein eingestellt werden muss, um die Impedanz zu treffen.
• Core-Aufbau: Maßhaltiger und besser geeignet für Backplanes mit hoher Lagenzahl ab 14 Lagen, um die Registration stabil zu halten.

4. Steckverbindertechnologie: Press-fit versus gelötet

• Press-fit: Standard bei Backplanes. Erfordert enge Lochtoleranzen. Die Impedanzkontrolle muss die Kapazität des PTH-Barrels berücksichtigen.
• Gelötet: Bei schweren Backplanes aufgrund der thermischen Masse selten, weil das Löten schwierig wird.

FAQ zur Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (Kosten, Lieferzeit, häufige Defekte, Abnahmekriterien, Design for Manufacturability (DFM)-Dateien)

F: Wie viel Kostenaufschlag verursacht die Impedanzkontrolle bei einer redundanten PSU-Backplane? Antwort: Die Impedanzkontrolle selbst erhöht die Kosten durch TDR-Prüfung und Coupon-Nutzung um etwa 5 bis 10%. Das dafür nötige hybride Stackup aus Starkkupfer und feinen Signalen kann die Kosten gegenüber Standardplatinen jedoch um 30 bis 50% erhöhen, weil spezielle Laminationszyklen und geringere Ausbeuten anfallen.

F: Wie lang ist die übliche Lieferzeit für solche Backplanes? Antwort: Die Standardlieferzeit liegt bei 10 bis 15 Arbeitstagen. Quick-Turn-Optionen in 5 bis 7 Tagen sind zwar verfügbar, aber bei komplexen hybriden Stackups riskant, weil sich der Laminierpresszyklus nicht ohne Delaminationsrisiko beschleunigen lässt.

F: Kann ich für die Impedanzkontrolle einer redundanten PSU-Backplane ein Standard-Stackup verwenden? Antwort: Selten. Standard-Stackups gehen von 1oz Kupfer auf allen Lagen aus. PSU-Backplanes benötigen dicke Innenlagen. Deshalb sollten Sie vor dem Layoutstart ein kundenspezifisches Stackup beim Leiterplattenhersteller anfordern.

F: Welche Abnahmekriterien gelten für Impedanztests? Antwort: Industriestandard ist IPC-6012 Class 2 oder 3. Die Impedanztoleranz beträgt typischerweise ±10%. Für kritische Hochgeschwindigkeitsleitungen können ±5% gefordert werden, allerdings sinkt dann die Ausbeute. Die TDR-Coupons müssen bestehen. Wenn die Coupons durchfallen, wird die Platine in der Regel verworfen.

F: Wie beeinflusst Starkkupfer das DFM für Impedanzleitungen? Antwort: Starkkupferlagen erzeugen eine Topografie. Wenn Prepreg darübergelegt wird, kann die Oberfläche für die nächste Lage uneben werden. Dieser Telegraphing-Effekt kann die darüberliegenden Signallagen verformen. Experten für Heavy Copper PCB setzen spezielle Prepregs ein, um diesen Effekt auszugleichen.

F: Welche Dateien muss ich für eine DFM-Prüfung senden? Antwort: Senden Sie Gerber-Dateien im RS-274X-Format, eine detaillierte Stackup-Zeichnung mit Kupfergewichten und Dielektrikumstypen, Drill-Dateien im NC-Drill-Format sowie eine IPC-356-Netzliste. Kennzeichnen Sie explizit, welche Netze Impedanzkontrolle erfordern und welche Zielwerte gelten.

F: Warum fallen meine TDR-Ergebnisse an der Steckerschnittstelle durch? Antwort: Der Übergang vom Steckverbinder-Pin zur Leiterbahn ist eine geometrische Diskontinuität. Ohne sorgfältige 3D-Modellierung und Ground-Voiding mit Anti-Pads ist die Kapazität zu hoch, wodurch die Impedanz einbricht.

F: Kann ich Impedanzleitungen auf der Unterseite einer Backplane routen? Antwort: Ja, Microstrip-Routing ist üblich. Backplanes werden jedoch oft grob gehandhabt oder in Chassis-Schienen eingeschoben. Freiliegende Leiterbahnen sind dadurch gefährdet. Stripline-Routing auf Innenlagen ist sicherer und bietet besseren EMI-Schutz.

F: Wie validiere ich die PDN-Impedanz? Antwort: Die PDN-Impedanz wird per Simulation mit Tools wie PowerSI oder SIwave oder mit einem Vector Network Analyzer (VNA) an der bestückten Platine validiert, nicht mit Standard-TDR.

F: Wie hoch ist das Risiko von Pad Lifting bei diesen Backplanes? Antwort: Hoch. Die thermische Masse des Kupfers verlangt hohe Löttemperatur oder hohe Press-fit-Belastung. Wenn das Harzsystem kein ausreichend hohes Tg besitzt, lösen sich Pads ab. Stellen Sie daher sicher, dass Tg > 170°C gilt.

Ressourcen zur Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (verwandte Seiten und Werkzeuge)

• Impedanzrechner: Schätzen Sie Leiterbahnbreiten für Ihr konkretes Stackup und die verwendete Dielektrizitätskonstante.
• PCB-Stackup-Design: Erfahren Sie, wie Signallagen und Leistungslagen wirksam ausbalanciert werden.
• DFM-Richtlinien: Laden Sie Checklisten herunter, um die Herstellbarkeit Ihres Backplane-Designs sicherzustellen.

Glossar zur Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes (Schlüsselbegriffe)

Begriff	Definition	Relevanz für die PSU-Backplane
TDR (Time Domain Reflectometry)	Messverfahren, das mit einem Impuls die charakteristische Impedanz einer Leiterbahn bestimmt.	Primäre Methode zur Validierung der Signalintegrität auf der Backplane.
Ätzfaktor	Verhältnis von Ätztiefe zu seitlicher Unterätzung.	Entscheidend für die Berechnung der tatsächlichen Leiterbahnbreite in Kupferlagen.
Prepreg	Mit Harz imprägniertes Glasfasergewebe in B-Stufe zum Verkleben der Lagen.	Bestimmt Dielektrikumsdicke und Impedanz und muss Starkkupfer-Lücken ausfüllen.
Core	Starres Basismaterial in C-Stufe mit Kupfer auf beiden Seiten.	Gibt der Backplane mechanische Stabilität.
PDN (Power Distribution Network)	Gesamter Strompfad von der PSU bis zur Last, inklusive Ebenen und Kondensatoren.	Muss niedrige Impedanz haben, damit keine Spannungswelligkeit entsteht.
Differential Impedance	Impedanz zwischen zwei Leitern mit gegensinniger Ansteuerung.	Wird für Hochgeschwindigkeitsdaten wie PCIe und für PMBus-Steuerung zur Rauschunterdrückung genutzt.
Backdrilling	Entfernen des ungenutzten Anteils eines durchkontaktierten Lochs, also des Via-Stubs.	Reduziert Signalreflexionen auf dicken Backplanes.
Tg (Glass Transition Temp)	Temperatur, bei der das PCB-Material von starr zu weich übergeht.	Hohes Tg ist nötig, um die Wärme redundanter PSUs auszuhalten.
Press-fit Connector	Steckverbinder mit nachgiebigen Pins, die in Bohrungen eingepresst statt gelötet werden.	Standard bei Backplanes und abhängig von präziser Lochmetallisierung.
Thieving (Kupferausgleich)	Nichtfunktionales Kupfer in leeren Bereichen einer Lage.	Sorgt beim Laminieren für gleichmäßige Beschichtung und konstante Dielektrikumsdicke.
Microstrip	Leiterbahn auf einer Außenlage mit einer Referenzebene.	Leichter herzustellen, aber anfälliger für Rauschen und Beschädigung.
Stripline	Leiterbahn auf einer Innenlage zwischen zwei Referenzebenen.	Beste Wahl für EMI- und Impedanzkontrolle in lauten PSU-Umgebungen.

Angebot für die Impedanzkontrolle bei redundanten Power Supply Unit (PSU)-Backplanes anfordern

Bei komplexen Backplane-Projekten ist frühe Abstimmung entscheidend. APTPCB bietet eine umfassende DFM-Prüfung, um Ihr Stackup sowohl für Hochstromversorgung als auch für präzise Signalimpedanz zu optimieren.

Was in der Angebotsanfrage enthalten sein sollte:

• Gerber-Dateien: Bevorzugt im RS-274X-Format.
• Stackup-Diagramm: Geben Sie Kupfergewichte an, zum Beispiel 1oz Signal und 4oz Power, sowie die Zielimpedanzwerte.
• Bohrzeichnung: Markieren Sie Press-fit-Bohrungen und Anforderungen an Backdrilling.
• Volumen: Stückzahl für Prototypen versus Schätzung für Serienproduktion.
• Prüfanforderungen: Geben Sie an, ob TDR-Berichte oder bestimmte IPC-Klassen gefordert sind.

Fazit (nächste Schritte)

Eine zuverlässige Impedanzkontrolle bei redundanten PSU-Backplanes erfordert einen ganzheitlichen Ansatz, der Power Integrity und Signal Integrity zusammenführt. Wenn Signallagen von Starkkupfer-Leistungsebenen getrennt, symmetrische High-Tg-Stackups eingesetzt und strenge TDR-Prüfungen durchgesetzt werden, lassen sich Datenfehler vermeiden und die Systemstabilität sichern. Der Erfolg liegt in den Details des Stackups und in der Präzision des Fertigungsprozesses.

Related links

• Backplane PCB
• Heavy Copper PCB
• Impedanzrechner
• PCB-Stackup-Design
• DFM-Richtlinien