Motor-PCBs: Abschirmung & Ground-Fence-Designregeln (EMI-Checkliste)

Abschirmung und Erdung von Motor-Leiterplatten mit Via-Fences: Was dieses Playbook abdeckt (und für wen es ist)

Hochleistungsmotorsteuerungen und -antriebe erzeugen aggressive elektromagnetische Umgebungen. Rauschmanagement geht nicht nur um Konformität; es geht darum, katastrophale Steuerungsausfälle zu verhindern. Dieses Playbook konzentriert sich speziell auf die Strategie shielding and grounding fences motor PCB – die Verwendung von Via-Fences (Picket Fences) und dedizierten Masseebenen, um empfindliche Logik von hochstromigen Schaltgeräuschen zu isolieren.

Dieser Leitfaden richtet sich an Engineering Manager, PCB-Layout-Ingenieure und Einkaufsleiter, die zuverlässige Motorsteuerplatinen beschaffen müssen. Sie haben es wahrscheinlich mit Hochspannungsschaltungen (IGBT oder SiC MOSFETs) zu tun und müssen sicherstellen, dass Ihr PCB-Fertigungspartner eine präzise Via-Stitching und eine robuste Erdung ausführen kann, ohne Herstellungsfehler wie CAF (Conductive Anodic Filament) oder Risse einzuführen.

Wir gehen über die grundlegende Theorie hinaus in die Beschaffungspraxis. Sie finden spezifische Materialanforderungen, eine Aufschlüsselung versteckter Fertigungsrisiken, Validierungsprotokolle und eine Checkliste für Lieferantenaudits. APTPCB (APTPCB PCB Factory) hat diesen Leitfaden strukturiert, um Ihnen den Übergang von einem funktionalen Prototyp zu einer massenproduzierbaren, zuverlässigen Komponente zu erleichtern.

Wann die Abschirmung und Erdung von Motor-Leiterplatten mit Via-Fences der richtige Ansatz ist (und wann nicht)

Eine effektive Rauschunterdrückung hängt von der Wahl der richtigen mechanischen und elektrischen Architektur ab. Bevor Sie Ihren Lagenaufbau finalisieren, stellen Sie sicher, dass ein shielding and grounding fences motor PCB-Design Ihren spezifischen Anforderungen entspricht.

Verwenden Sie diesen Ansatz, wenn:

Hohe dV/dt-Schaltung: Ihr Motorantrieb verwendet schnell schaltende Komponenten (GaN oder SiC), die steile Spannungstransienten erzeugen und eine sofortige Eindämmung durch eng anliegende Erdungszäune erfordern.
Mixed-Signal-Integration: Ihre Platine kombiniert Hochleistungs-Motorphasen (400V+) mit Niederspannungs-MCU-Logik (3.3V) auf demselben Substrat, was einen physischen „Zaun“ aus Vias erfordert, um abgestrahlte Emissionen zu blockieren.
Platzbeschränkungen: Sie können sich keine sperrigen Metallabschirmungen leisten und müssen sich auf die PCB-Struktur selbst (Via-Stitching und interne Lagen) verlassen, um einen Faraday-Käfig-Effekt zu erzielen.
Konformitätsfehler: Frühere Iterationen haben die Tests auf abgestrahlte Emissionen bei bestimmten harmonischen Frequenzen nicht bestanden, was auf die Notwendigkeit engerer shielding and ground fences hinweist.

Überdenken oder erweitern Sie diesen Ansatz, wenn:

Extreme Spannungsisolation: Wenn der erforderliche Kriechweg zwischen dem Hochspannungsbereich und dem Zaun Sicherheitsstandards (z.B. UL 60950) verletzt, ist ein physischer Schlitz oder eine Trennung sicherer als ein leitfähiger Zaun.
Thermische Ausdehnungsfehlanpassung: In Umgebungen mit extremen thermischen Zyklen kann eine übermäßige Via-Vernähung Spannungspunkte erzeugen, die zu Rissen im Via-Barrel führen. Eine Abschirm- und Erdungsstrategie muss CTE-Fehlanpassungen (Coefficient of Thermal Expansion) berücksichtigen.
Kostenempfindlichkeit: Hochdichte Via-Fences erhöhen die Bohrzahlen erheblich. Wenn die Anwendung niederfrequent und kostengünstig ist, könnte eine einfache Leiterbahnseparation ausreichen.

Anforderungen, die Sie vor der Angebotsfinalisierung definieren müssen

Um ein genaues Angebot und eine zuverlässige Platine zu erhalten, müssen Sie "gute Abschirmung" in quantifizierbare Fertigungsdaten übersetzen. Unklarheiten hier führen später zu schlechten Abschirmungseffektivitätsmessungen.

Via-Fence-Raster und -Durchmesser: Definieren Sie den maximalen Mittenabstand für Fence-Vias. Typischerweise sollte dieser weniger als $\lambda/20$ der höchsten interessierenden Frequenz betragen. Geben Sie den Bohrdurchmesser (z.B. 0.3mm) und das Aspektverhältnis (z.B. 8:1) an.
Masseebene Kontinuität: Geben Sie an, dass die Masseebeben, die die Fences verbinden, aus massivem Kupfer bestehen müssen und nicht gehasht sein dürfen, es sei denn, dies ist zur Kontrolle der Platinenverformung erforderlich. Unterbrechungen in der Referenzebene zerstören die Abschirmungseffektivität.
Dielektrisches Material (Dk/Df): Geben Sie das Laminatmaterial an. Für Hochgeschwindigkeits-Schaltrauschen könnte Standard-FR4 zu verlustreich oder inkonsistent sein. Berücksichtigen Sie Materialien mit stabilem Dk, um die Impedanzkontrolle in der Nähe der Fences aufrechtzuerhalten.
Kupfergewicht: Motor-Leiterplatten erfordern oft dickes Kupfer (2oz, 3oz oder mehr). Geben Sie das fertige Kupfergewicht explizit an, da dies den Mindestabstand zwischen dem Via-Fence und benachbarten Leiterbahnen beeinflusst.
Plattierungsdicke: Fordern Sie ein Minimum von 25µm (1 mil) Kupfer in den Via-Löchern. Eine dünne Plattierung in Via-Fences erhöht den Widerstand und reduziert die Strombelastbarkeit der Abschirmung unter Fehlerbedingungen.
Lötstopplacksteg: Definieren Sie den minimalen Lötstopplacksteg zwischen Via-Fences, wenn diese nicht abgedeckt sind. Dies verhindert Lötbrücken während der Bestückung.
Tenting-Anforderungen: Geben Sie klar an, ob Via-Fences vollständig verschlossen, abgedeckt oder offen gelassen werden sollen. Verschlossene Vias verhindern das Lötdochtwirkung, erhöhen aber die Kosten.
Abstand zu Hochspannung: Geben Sie den Mindestabstand zwischen dem geerdeten Via-Fence und Hochspannungsleiterbahnen an, um die Anforderungen an Isolationswiderstand und Hipot für Motor-Leiterplatten zu erfüllen.
Lagenaufbau-Symmetrie: Stellen Sie sicher, dass der Stapelaufbau ausgewogen ist, um Verzug zu verhindern. Eine verzogene Platine kann die Via-Fences belasten und zu latenten Fehlern führen.
Bohrpositionstoleranz: Engere Toleranzen (z. B. ±3 mil) sind oft für Fences erforderlich, die nahe an Signalleitungen platziert sind, um Impedanzdiskontinuitäten zu vermeiden.
Sauberkeitsstandards: Geben Sie Grenzwerte für ionische Kontamination an (z. B. <1.56 µg/cm² NaCl-Äquivalent). Rückstände, die in der Nähe von Via-Fences eingeschlossen sind, können elektrochemische Migration verursachen.
Dokumentation: Erfordern Sie eine Bohrtabelle, die explizit die Zaun-Vias gegenüber den Signal-Vias identifiziert, um dem CAM-Ingenieur die Optimierung des Bohrpfads zu ermöglichen.

Die versteckten Risiken, die das Scale-up behindern

Das Skalieren eines shielding and grounding fences motor PCB birgt Risiken, die in der Simulation nicht auftreten. Diese Probleme treten oft während der Massenproduktion oder im Feldbetrieb auf.

Risiko: Wachstum von leitfähigen anodischen Filamenten (CAF)
- Warum es passiert: Via-Zäune platzieren plattierte Löcher in unmittelbarer Nähe. Wenn das Glasfasergewebe mit dem Via-zu-Via-Pfad ausgerichtet ist und Feuchtigkeit vorhanden ist, können Kupferfilamente zwischen den Vias wachsen.
- Früherkennung: Führen Sie CAF-Tests an einem Coupon mit dem spezifischen Via-Raster durch, das im Zaun verwendet wird.
- Prävention: Verwenden Sie CAF-beständige Materialien und drehen Sie das Layout, wenn möglich, um 45 Grad relativ zum Gewebe.
Risiko: Via-Barrel-Rissbildung
- Warum es passiert: Motor-PCBs unterliegen thermischer Zyklisierung. Die Z-Achsen-Ausdehnung des FR4 übt Stress auf den Kupfer-Barrel aus. Dichte Zäune konzentrieren diesen Stress.
- Früherkennung: Interconnect Stress Testing (IST) oder umfangreiche Thermoschock-Zyklen (-40°C bis +125°C).
- Prävention: Stellen Sie sicher, dass die Aspektverhältnisse unter 10:1 liegen und setzen Sie strenge Kontrollen der Plattierungsdicke durch (Klasse 3 Standard).
Risiko: Lötzinn-Dochtwirkung / Unterversorgte Lötstellen
Warum es passiert: Wenn Fence-Vias nahe an Bauteil-Pads liegen und nicht abgedeckt sind (tented), kann Lot in das Via eindringen, wodurch das Bauteil-Pad mit unzureichendem Lot zurückbleibt.
Früherkennung: DFM-Überprüfung der Lötstoppmaskenöffnungen; Röntgeninspektion von Erstmusterteilen.
Prävention: Via-Verschluss (Typ VII) oder striktes Tenting für alle Fence-Vias in der Nähe von SMT-Pads vorschreiben.
Risiko: Impedanzdiskontinuität
- Warum es passiert: Das Platzieren eines Masse-Fence zu nahe an einer kontrollierten Impedanzleitung verändert die Referenzkopplung und damit die charakteristische Impedanz.
- Früherkennung: TDR (Time Domain Reflectometry)-Simulation und Tests an Coupons.
- Prävention: Eine "Keep-out"-Zone zwischen der Signalleitung und dem Via-Fence einhalten, berechnet durch einen Feldsolver.
Risiko: Resonanzhohlräume
- Warum es passiert: Ein Via-Fence kann unbeabsichtigt einen Resonanzhohlraum bei bestimmten Frequenzen erzeugen, wenn der Abstand einem Wellenlängen-Vielfachen entspricht.
- Früherkennung: 3D-Elektromagnetische Simulation; Nahfeld-Scanning des Prototyps.
- Prävention: "Randomisierende" Vias oder Stitching-Kondensatoren hinzufügen, um Resonanzmoden aufzubrechen.
Risiko: Masseschleifen
- Warum es passiert: Das Verbinden des Fence mit der Gehäusemasse an mehreren Punkten mit unterschiedlichen Potenzialen kann Stromschleifen induzieren, die Rauschen abstrahlen.
- Früherkennung: Überprüfung des Erdungsschaltplans; Messung der Masseströme während des Betriebs.
Prävention: Implementieren Sie eine Einpunkt-Erdungsstrategie oder ein hybrides Erdungsschema (DC-Isolation, AC-Kopplung).
Risiko: Bohrerausbruch
- Warum es passiert: Eine hohe Bohrdichte erhöht die Wahrscheinlichkeit, dass der Bohrer abgelenkt wird oder wandert, was zu Ausbrüchen auf internen Schichten führt.
- Früherkennung: Mikroanalyse der ersten Produktionscharge.
- Prävention: Verwenden Sie eine Röntgen-Bohrverifikation und begrenzen Sie die Stapelhöhe während des Bohrens.
Risiko: Unvollständige Beschichtung in tiefen Vias
- Warum es passiert: Wenn die Leiterplatte dick ist (üblich für hohe Leistung), zirkuliert die Beschichtungslösung möglicherweise nicht gut in der Mitte des Via-Zylinders.
- Früherkennung: Querschnittsanalyse (Mikroanalyse) auf "Dog-Boning" oder Hohlräume.
- Prävention: Spezifizieren Sie Bäder mit hoher Streufähigkeit und Aspektverhältnisse, die mit den Fähigkeiten des Herstellers kompatibel sind.
Risiko: Wärmefallen
- Warum es passiert: Dichte Via-Fences können als Wärmebarriere wirken und die seitliche Wärmeausbreitung über die Platine verhindern.
- Früherkennung: Thermische Bildgebung der betriebenen Platine, die Hotspots zeigt.
- Prävention: Stellen Sie sicher, dass interne Kupferebenen dick genug sind, um Wärme um die Fence-Hindernisse herum zu verteilen.
Risiko: Hochspannungsüberschlag
- Warum es passiert: Staub- oder Feuchtigkeitsansammlungen zwischen dem Fence und Hochspannungsknoten können die Lücke überbrücken, wenn die Lötstoppmaske beschädigt ist.
Früherkennung: HiPot-Prüfung unter feuchten Bedingungen.
Prävention: Konforme Beschichtung auftragen und sicherstellen, dass die Kriechstrecken die Anforderungen des Verschmutzungsgrades erfüllen.

Validierungsplan (was, wann und was „bestanden“ bedeutet)

Man kann sich nicht allein auf die Sichtprüfung verlassen. Ein robuster Validierungsplan für Abschirm- und Erdungszäune Motor-Leiterplatte überprüft sowohl die mechanische Integrität als auch die elektromagnetische Leistung.

Ziel: Abschirmkontinuität überprüfen
- Methode: Gleichstrom-Widerstandsmessung vom ersten Via im Zaun bis zum letzten Via.
- Akzeptanzkriterien: Widerstand muss < 100 mΩ sein (oder berechneter Wert basierend auf Kupfergewicht). Keine offenen Stromkreise.
Ziel: Dielektrische Festigkeit bestätigen
- Methode: HiPot-Test (Hochpotential) zwischen dem Erdungszaun und dem nächsten Hochspannungsnetz.
- Akzeptanzkriterien: Kein Durchschlag oder Leckstrom > 1mA bei der angegebenen Prüfspannung (z.B. 1500V + 2xNennwert).
Ziel: Thermische Beständigkeit bewerten
- Methode: Thermische Schockprüfung (z.B. 500 Zyklen, -40°C bis +125°C).
- Akzeptanzkriterien: Widerstandsänderung < 10%; keine sichtbaren Risse im Durchkontaktierungszylinder im Mikroschliff.
Ziel: Beschichtungsqualität validieren
- Methode: Mikroschliffanalyse (Querschnitt) an einer Probe vom Plattenrand.
- Akzeptanzkriterien: Mindestens 25µm durchschnittliche Kupferdicke; keine Hohlräume, Risse oder Ablösungen.
Ziel: CAF-Anfälligkeit prüfen

Methode: Temperatur-Feuchte-Vorspannungs-Test (THB) an einem Testcoupon.
- Abnahmekriterien: Isolationswiderstand bleibt nach 500 Stunden > 100 MΩ.

Ziel: Messung des Impedanzeinflusses
- Methode: TDR-Messung an Leiterbahnen, die parallel zum Zaun verlaufen.
- Abnahmekriterien: Impedanz innerhalb von ±10% des Designziels (z.B. 50 Ω oder 100 Ω differentiell).
Ziel: Lötbarkeit überprüfen
- Methode: Lötfließtest.
- Abnahmekriterien: 95% Abdeckung, kein Entnetzen, keine Blasenbildung des Lötstopplacks in der Nähe des Zauns.
Ziel: Bohranmeldung prüfen
- Methode: Röntgeninspektion der inneren Lagen.
- Abnahmekriterien: Bohrausbruch < 90 Grad (oder Klasse 2/3 Anforderung); Ringwulstanforderungen erfüllt.
Ziel: EMI/EMC-Vorkonformität
- Methode: Nahfeldsonden-Scanning über den Zaunbereich, während der Motor läuft.
- Abnahmekriterien: Rauschdämpfung stimmt mit Simulationsmodellen überein; keine unerwarteten Hotspots.
Ziel: Reinheitsprüfung
- Methode: Ionenchromatographie (IC)-Test.
- Abnahmekriterien: Ionenrückstände < 1,56 µg/cm² NaCl-Äquivalent, um dendritisches Wachstum zu verhindern.

Lieferanten-Checkliste (RFQ + Auditfragen)

Verwenden Sie diese Checkliste, um potenzielle Partner wie APTPCB zu überprüfen. Sie stellt sicher, dass sie die spezifischen Anforderungen der Produktion von Motor-Leiterplatten mit Abschirm- und Erdungszäunen verstehen.

Angebotsanfrage-Eingaben (Was Sie senden)

Gerber-Dateien: RS-274X- oder ODB++-Format mit klaren Bohrerdateien.
Fertigungszeichnung: Explizite Kennzeichnung der Via-Fence-Bereiche und kritischer Toleranzen.
Lagenaufbau-Diagramm: Angabe von Materialtyp (Tg, CTI), Kupfergewichten und Lagenreihenfolge.
Netzliste: IPC-356-Format zur Überprüfung der Konnektivität des Massezauns.
Bohrtabelle: Trennung von plattierten und nicht plattierten Löchern, mit berechneten Aspektverhältnissen.
Impedanzanforderungen: Auflistung der Leiterbahnen, die von der Zaunnähe betroffen sind.
Oberflächenanforderungen: ENIG, HASL oder Immersion Silver (ENIG für Planarität bevorzugt).
Testanforderungen: Spezifische HiPot-Spannungen und TDR-Coupons.
Volumenschätzungen: Prototypen- vs. Massenproduktionsmengen.
Verpackung: Vakuumversiegelung mit Trockenmittel und Feuchtigkeitsindikatorkarten.

Fähigkeitsnachweis (Was sie demonstrieren müssen)

Minimaler Bohrabstand: Können sie den erforderlichen Abstand ohne Stegbrüche bohren?
Aspektverhältnis: Können sie das erforderliche Aspektverhältnis (z.B. 10:1) zuverlässig plattieren?
Erfahrung mit schwerem Kupfer: Haben sie Erfahrung mit 3oz+ Kupferbeschichtung?
Registrierungsgenauigkeit: Wie hoch ist ihre Lagen-zu-Lagen-Registrierungstoleranz?
Via-Verstopfung: Bieten sie IPC-4761 Typ VII (gefüllte und abgedeckte) Vias an?
Materialbestand: Haben sie hoch-CTI- oder CAF-beständige Laminate auf Lager?
Bohrkapazität: Haben sie genügend Spindeln, um die hohe Bohranzahl von "Fences" zu bewältigen?
Automatische Optische Inspektion (AOI): Ist AOI in der Lage, Innenlagen auf Kurzschlüsse in "Fences" zu prüfen?

Qualitätssystem & Rückverfolgbarkeit

Zertifizierungen: ISO 9001, IATF 16949 (für Automotive), UL-Zertifizierung.
Querschnittsanalyse: Führen sie Mikroquerschnitte an jedem Panel oder jeder Charge durch?
Elektrischer Test: Ist ein 100%iger Flying-Probe- oder Bed-of-Nails-Test obligatorisch?
Materialrückverfolgbarkeit: Können sie die Laminatcharge bis zur fertigen Platine zurückverfolgen?
Kalibrierung: Werden TDR- und HiPot-Tester regelmäßig kalibriert?
Nicht konformes Material: Wie ist das Verfahren zur Quarantäne fehlerhafter Panels?

Änderungskontrolle & Lieferung

PCN-Richtlinie: Werden sie Sie benachrichtigen, bevor sie Materiallieferanten oder Bohrer wechseln?
Kapazitätsplanung: Können sie einen plötzlichen 2-fachen Anstieg des Volumens bewältigen?
DFM-Unterstützung: Stellen sie einen detaillierten DFM-Bericht vor Produktionsbeginn zur Verfügung?
Lieferzeit: Ist die Lieferzeit für komplexe Lagenaufbauten garantiert?
Logistik: Haben sie Erfahrung im Versand von Leiterplatten mit schwerem Kupfer (Gewichtsüberlegungen)?
RMA-Prozess: Wie lange dauert die Fehleranalyse?

Entscheidungshilfe (Kompromisse, die Sie tatsächlich wählen können)

Ingenieurwesen ist Kompromiss. Hier erfahren Sie, wie Sie die Kompromisse beim Design von Abschirmungs- und Erdungszäunen für Motor-Leiterplatten navigieren.

Pitch-Dichte vs. Kosten:
- Wenn Sie maximalen Schutz priorisieren: Wählen Sie einen engen Via-Pitch ($\lambda/20$).
- Kompromiss: Dies erhöht die Bohrzeit und die Kosten erheblich.
- Alternative: Verwenden Sie einen größeren Pitch ($\lambda/10$) und fügen Sie eine sekundäre interne Masseebene hinzu.
Via-Füllung vs. Bestückungsrisiko:
- Wenn Sie die Bestückungsausbeute priorisieren: Wählen Sie leitfähige oder nicht-leitfähige, mit Epoxidharz gefüllte Vias (Typ VII).
- Kompromiss: Dies erhöht die Prozessschritte und die Kosten.
- Alternative: Verwenden Sie abgedeckte Vias (tented vias), akzeptieren Sie jedoch das Risiko des Lötmitteldochteffekts oder eingeschlossener Chemikalien.
Materialauswahl vs. Haltbarkeit:
- Wenn Sie Zuverlässigkeit priorisieren: Wählen Sie ein Material mit hohem Tg und CAF-Beständigkeit.
- Kompromiss: Höhere Rohmaterialkosten.
- Alternative: Verwenden Sie Standard-FR4, aber erhöhen Sie den Abstand zwischen den Zaun-Vias (reduziert die Abschirmwirkung).
Kupfergewicht vs. Feiner Pitch:
- Wenn Sie die Strombelastbarkeit priorisieren: Wählen Sie schweres Kupfer (3oz+).
- Kompromiss: Die Ätzauflösung nimmt ab; Sie können keine feinen Linien in der Nähe des Zauns haben.
- Alternative: Verwenden Sie Standardkupfer (1oz) und verstärken Sie Strompfade mit Stromschienen oder Lötmittelaufbau.
Massive vs. gerasterte Masseebenen:
- Wenn Sie Abschirmung priorisieren: Wählen Sie massive Kupferflächen, die den Zaun verbinden.
- Kompromiss: Potenzial für Platinenverzug während des Reflow-Lötens.
Alternative: Verwenden Sie schraffiertes Kupfer, stellen Sie jedoch sicher, dass das Schraffurgitter viel kleiner ist als die Wellenlänge des Rauschens.
Blind-/Vergrabene Vias vs. Durchkontaktierungen:
- Wenn Sie Isolation priorisieren: Verwenden Sie Blind-Vias, um Zäune nur auf bestimmten Lagen zu erstellen.
- Kompromiss: Hohe Fertigungskomplexität und Kosten (HDI-Prozess).
- Alternative: Verwenden Sie Durchkontaktierungen und leiten Sie auf anderen Lagen um sie herum.

Häufig gestellte Fragen

F: Was ist der ideale Abstand für Via-Zäune in einer Motor-Leiterplatte? A: Eine gängige Faustregel ist $\lambda/20$ der höchsten Frequenzharmonischen, die Sie blockieren müssen. Für allgemeines Motorrauschen ist ein Abstand von 3mm bis 5mm oft ein Ausgangspunkt, aber ein engerer Abstand (1mm-2mm) ist besser für Hochgeschwindigkeits-Schaltvorgänge.

F: Kann ich unplattierte Löcher für den Zaun verwenden? A: Nein. Abschirm- und Massezäune basieren auf Leitfähigkeit, um einen Faradayschen Käfig zu bilden. Unplattierte Löcher bieten keine elektrische Barriere für elektromagnetische Wellen.

F: Wie beeinflusst der Via-Zaun die Impedanz benachbarter Leiterbahnen? A: Der Zaun fungiert als Referenzebene. Wenn er zu nah platziert wird, erhöht er die Kapazität und senkt die Leiterbahnimpedanz. Dies müssen Sie in Ihrem Lagenaufbau-Design modellieren.

F: Sollte der Zaun mit dem Gehäusemasse oder der Signalmasse verbunden werden? A: Dies hängt von Ihrer Erdungsstrategie ab. Typischerweise wird der Zaun mit der verrauschten Leistungsmasse oder einer Gehäusemasse verbunden, um Energie abzuleiten, aber Vorsicht vor Masseschleifen.

F: Welches Risiko birgt die Kombination von "Abschirmbecher und Zaun-Vias"? A: Wenn Sie ein Metallabschirmgehäuse an den Via-Zaun löten, stellen Sie sicher, dass die thermische Masse ein ordnungsgemäßes Lötrefließen nicht verhindert. Verwenden Sie thermische Entlastungsstege, wenn die Strombelastbarkeit dies zulässt.

F: Wie messe ich die Schirmdämpfung auf einer blanken Leiterplatte? A: Es ist schwierig, dies direkt auf einer blanken Platine zu messen. Sie validieren dies typischerweise durch S-Parameter-Messungen (Isolation) zwischen Ports oder durch Testen der zusammengebauten Einheit in einer schalltoten Kammer.

F: Beschädigt die Prüfung der Isolationswiderstand und HiPot Motor-Leiterplatte die Platine? A: Eine ordnungsgemäß konzipierte HiPot-Prüfung ist zerstörungsfrei. Wiederholte Prüfungen bei Durchbruchspannungen können jedoch das Isoliermaterial im Laufe der Zeit degradieren.

F: Können Via-Zäune Platinenbruch verursachen? A: Ja, eine gerade Linie eng beieinander liegender Löcher erzeugt eine Perforationslinie (wie bei einer Briefmarke). Platzieren Sie keine Zäune über Bereichen hoher mechanischer Beanspruchung oder Biegung.

Angebot anfordern

DFM-Überprüfung & Angebot anfordern

Erhalten Sie eine umfassende DFM-Überprüfung von APTPCB-Ingenieuren, bevor Sie sich zur Werkzeugbestellung verpflichten. Um die genaueste Analyse für Ihre Abschirm- und Erdungszäune Motor-Leiterplatte zu gewährleisten, fügen Sie bitte Folgendes bei:

Gerber-Dateien (RS-274X oder ODB++)
Fertigungszeichnung (mit Hervorhebung der Zaunpositionen und Toleranzen)
Lagenaufbau-Details (Material, Kupfergewicht, Impedanz)
Netzliste (IPC-356)
Geschätztes Jahresvolumen

Fazit

Die Implementierung einer robusten Strategie für Motor-Leiterplatten mit Abschirmungs- und Erdungszäunen ist ein entscheidender Schritt zur elektromagnetischen Verträglichkeit und Betriebssicherheit. Durch die Definition klarer Spezifikationen für Via-Raster und Beschichtung, die Antizipation von Risiken wie CAF und thermischem Stress sowie die rigorose Validierung des Herstellungsprozesses sichern Sie die Grundlage Ihres Motorantriebssystems. Verwenden Sie die bereitgestellte Checkliste, um sich mit Ihrem Lieferanten abzustimmen und sicherzustellen, dass Ihre Designabsicht perfekt in die endgültige Hardware umgesetzt wird.