Ein SiC-Wechselrichter-Gate-Treiber-PCB übersetzt PWM-Befehle in kontrollierte Gate-Spannungen und muss den Leistungsschalter trotz schneller Schaltknoten sicher ein- und ausgeschaltet halten. Entscheidend ist nicht eine einzelne Regel wie „kurze Leiterbahn“, sondern das Zusammenspiel aus Kommutierungsschleife, Gate-Schleife, Kelvin-Rückweg, Isolation, Treiberversorgung, Schutz und Messaufbau.
Dieser Leitfaden hilft Hardwareentwicklern, Leistungselektronik-, NPI- und Qualitätsingenieuren sowie dem technischen Einkauf, die Entwurfsabsicht in prüfbare Anforderungen zu übersetzen. Konkrete Gate-Spannungen, Widerstände, CMTI-, Abstands- und Zeitgrenzen müssen aus den ausgewählten Bauteilen, der Topologie, der Produktnorm und der realen Wechselrichtervalidierung stammen.
Kernaussagen
- Prüfen Sie Kommutierungs- und Gate-Schleife gemeinsam: Eine kompakte Gate-Schleife kann durch das Feld oder die gemeinsame Source-Induktivität der Leistungsschleife trotzdem gestört werden.
- Führen Sie Gate-Ausgang und Kelvin-Rückweg als eindeutig gepaarten Strompfad; die geometrische Nähe einzelner Bauteile beweist noch keine kleine wirksame Schleife.
- Bewerten Sie CMTI als Kette aus Schaltflanke, Isolator, isolierter Versorgung, parasitärer Barrierekapazität, PCB-Geometrie und Rückweg.
- Wählen Sie negative Ausschaltspannung, getrennte Ein-/Ausschaltwiderstände und Miller-Klemme nur anhand des konkreten MOSFETs, Treibers und gemessenen Fehlansteuerungsrisikos.
- Behandeln Sie DESAT oder Überstromschutz als Zeit- und Energiehaushalt, nicht als angekreuzte Treiberfunktion.
- Legen Sie Probeanschlüsse und Referenzpunkte bereits im Layout fest; ein ungeeigneter Messaufbau kann Schwingen erzeugen oder verbergen.
- Trennen Sie DFM, PCBA-Funktionstest, Doppelpulscharakterisierung und Wechselrichterqualifikation nach ihrer tatsächlichen Aussagekraft.
- Fordern Sie bei der Beschaffung nicht nur „Funktionsprüfung“, sondern Revisionen, Grenzwerte, Rohmesswerte, Prüfmittelstand und Änderungsstatus.
Welche Pfade bestimmen das Verhalten des SiC-Gate-Treiber-PCBs?
Eine belastbare Entwurfsprüfung verfolgt Energie, Signal und Fehlerreaktion vom Steuerbefehl bis zum Leistungsschalter und zurück. So wird sichtbar, welche Aussage das Layout belegen kann und welche erst am bestromten Aufbau nachweisbar ist.
| Pfad | Zentrale Entwurfsentscheidung | Prüfbarkeit am PCB/PCBA | Verbleibende Systemverantwortung |
|---|---|---|---|
| PWM bis Treibereingang | Logikpegel, Polarität, Filter, Verriegelung, stromloser Zustand | Netzliste, Bestückung, Niedrigenergie-FCT | Timing und sichere Reaktion des Reglers |
| isolierte Signalübertragung | Isolator, CMTI, Laufzeit, Barriere und Rückweg | Bauteil-/Layoutprüfung, Funktionsstimulation | Immunität bei realem dv/dt und Kabel-/Gehäuseumfeld |
| isolierte Treiberversorgung | Rails, Sequenz, UVLO, lokale Pufferung, Barrierekapazität | Rail-Messung, Start-/Stopptest, Stücklistenabgleich | Verhalten bei Bus-, Last- und Temperaturtransienten |
| Gate-Ausgang und Kelvin-Rückweg | Ein-/Ausschaltpfad, Schleifenfläche, Anschluss am Modul | CAD-Prüfung, Kontinuität, Bauteilwerte | Gate-Wellenform und Verlust im realen Leistungskreis |
| Leistungskommutierung | Modulanschluss, DC-Link, Busbar, Stromrückweg | Schnittstellen- und Mechanikprüfung | Überspannung, Stromteilung, Verlust und EMV |
| Fehlererkennung und Abschaltung | Sensorpfad, Blanking, Schwelle, Soft-Turn-off, Latch | gezielte FCT-Stimulation, Versionsnachweis | zulässige Fehlerenergie und sicherer Systemzustand |
| Isolation und Schutzabstände | Arbeits-/Stoßspannung, Umgebung, Material, Geometrie | DRC, Maßprüfung, vereinbarter Spannungsfestigkeitstest | Produktkonformität und Koordination im Gerät |
Die DFM-Richtlinien unterstützen die Herstellbarkeitsprüfung. Elektrische Absichten wie Kelvin-Referenz, Barriere und verbotene Kupferzonen müssen jedoch ausdrücklich im Datensatz und in den Freigabekriterien stehen.
Wie werden Kommutierungs- und Gate-Schleife gemeinsam geprüft?
Die Kommutierungsschleife führt den schnell veränderlichen Leistungsstrom; die Gate-Schleife lädt und entlädt den Gate-Anschluss. Gemeinsame Induktivität und elektrische oder magnetische Kopplung zwischen beiden Schleifen beeinflussen Gate-Spannung, Überschwingen und Fehlansteuerung. Deshalb ist „Treiber nahe am MOSFET“ nur der Beginn der Prüfung.
Kommutierungspfad zuerst markieren
Markieren Sie DC-Link-Kondensator, High-Side- und Low-Side-Schalter, Modulanschlüsse, Kupferflächen, Busbar und Rückweg als geschlossene Schleife. Übergänge zwischen PCB, Modul und mechanischer Verbindung gehören dazu. Eine kurze Leiterbahn kann Teil einer großen räumlichen Schleife sein, wenn der Rückweg weit entfernt liegt.
Gate-Strom hin und zurück verfolgen
Verfolgen Sie getrennt den Einschaltstrom vom Treiberausgang über Widerstand oder Diode zum Gate und den Ausschaltstrom zurück zur Treibermasse. Wenn ein Kelvin-Source-Anschluss vorhanden ist, darf der Gate-Rückstrom nicht unkontrolliert durch den Laststromanschluss fließen. Prüfen Sie auch Vias, Steckverbinder, Modul-Pinout und interne Lagen.
Kopplungsflächen und Referenzwechsel suchen
Gate-, DESAT-, Versorgungs- und Fehlersignale sollten keine unkontrollierte kapazitive Kopplung zu Schaltknotenflächen erhalten. Ein Referenzlagenwechsel oder ein Ausschnitt im Rückweg kann die wirksame Schleife vergrößern, obwohl die sichtbare Top-Layer-Leiterbahn kurz bleibt. Ein dokumentierter PCB-Stack-up macht Referenzen, Barrieren und Rückwege prüfbar.
| Beobachtung im Review | Möglicher Mechanismus | Nächster Nachweis |
|---|---|---|
| Gate-Rückweg teilt sich Modulanschluss mit Laststrom | gemeinsame Source-Induktivität verändert wirksames Gate-Signal | Layout-/Pinout-Abgleich und Wellenform am Kelvin-Bezug |
| große Schaltknotenfläche überlappt Treibersekundärseite | kapazitiver Gleichtaktstrom durch PCB und Versorgung | Feld-/Kapazitätsbetrachtung und dynamischer Immunitätstest |
| Ein- und Ausschaltstrom nutzen langen gemeinsamen Pfad | Dämpfung und Abschaltreserve sind nicht unabhängig einstellbar | getrennte Pfade prüfen und Gate-Wellenformen korrelieren |
| mehrere parallele Schalter haben ungleiche Gate-Pfade | unterschiedliche Ansteuerung und dynamische Stromteilung | symmetrische Geometrie plus Einzelstrom-/Gate-Messung |
| Messpunkt liegt nicht am elektrischen Gate-Source-Bezug | Tastkopf zeigt Leiterbahn- und Rückwegspannung mit an | lokaler Probeanschluss und Vergleichsmessung |
Wie werden Isolation und CMTI als vollständige Kette ausgelegt?
CMTI beschreibt bei einem Isolator die geprüfte Immunität gegenüber einer definierten Änderung der Gleichtaktspannung. Die Wechselrichterplatine kann dennoch ausfallen, wenn Schaltstrom über das isolierte Netzteil, überlappende Kupferflächen, Schutzbauteile, Kabel oder den Messaufbau einen ungünstigen Rückweg findet.
Prüfen Sie die Kette in dieser Reihenfolge:
- Quelle: erwartete Schaltknotenflanke unter den relevanten Bus-, Last-, Gate- und Temperaturbedingungen.
- Kopplung: Isolator, Transformator oder DC/DC-Modul, PCB-Überlappung, Kühlkörper, Gehäuse und Kabel.
- Opferkreis: Treibereingang, Versorgung, UVLO, Fehlerrückmeldung, Sensorpfad und Controllerreferenz.
- Fehlerbild: fehlender oder zusätzlicher Puls, Laufzeitverschiebung, Versorgungseinbruch, falscher Fehler oder Latch-up.
- Nachweis: definierter Testaufbau mit beobachteten Knoten, Bedingungen, Grenzwerten und sicherem Abbruch.
Kriechstrecke, Luftstrecke und feste Isolation werden nicht aus der DC-Busspannung allein abgeleitet. Arbeits- und Überspannung, Isolationsart, Verschmutzungsgrad, Materialgruppe, Höhe, Beschichtung, mechanische Toleranzen und die anwendbare Produktnorm gehören in die Berechnung. IEC 60664-1 kann dafür einen Rahmen liefern; die Norm des Antriebs oder Wandlers kann zusätzliche Anforderungen stellen.
| Isolationsfrage | Eingabe des Produktteams | Fertigungsnachweis | Was damit nicht bewiesen ist |
|---|---|---|---|
| Ist die Barriere geometrisch korrekt? | Netzklassen, Abstände, Slots, Rand- und Lagenregeln | DRC, Lagenvergleich und Maßbericht | Systemimmunität bei realer Schaltflanke |
| Ist das Materialsystem freigegeben? | Material, Dicke, CTI falls relevant, Beschichtung | Zertifikat und Loszuordnung | Sauberkeit und Alterung des fertigen Geräts |
| Bleibt die Barriere im Prozess sauber? | Flux-, Reinigungs-, Handling- und Coating-Vorgabe | vereinbarte Prozess- und Sauberkeitsdaten | Verhalten in jeder späteren Einsatzumgebung |
| Besteht die Karte den vereinbarten elektrischen Test? | Punkte, Rampe, Spannung, Dauer, Stromlimit, Sicherheit | protokollierter Test je vereinbartem Umfang | Produktzulassung oder funktionale Sicherheit |
Wie werden Fehlansteuerung und das Schutzzeitbudget des Gate-Treibers beherrscht?
Fehlansteuerung entsteht nicht nur durch „zu wenig CMTI“. Miller-Strom, gemeinsame Source-Induktivität, Versorgungsschwankung, Treiberzustand, Controllerpuls und Layoutkopplung können das ausgeschaltete Gate anheben. Die Gegenmaßnahme muss zum nachgewiesenen Mechanismus passen.
| Risiko | Möglicher Hebel | Zu prüfende Nebenwirkung | Benötigter Nachweis |
|---|---|---|---|
| Miller-bedingtes Wiedereinschalten | stärkerer Ausschaltpfad, Miller-Klemme oder negative Vorspannung | Gate-Minimalspannung, Verlust, Treibergrenzen und Startzustand | Gate-Wellenform bei Gegenflanke und Worst-Case-Bedingung |
| starkes Gate-Schwingen | Schleife verkleinern, Rückweg korrigieren, Widerstand anpassen | langsamere Flanke und höhere Schaltverluste | Doppelpulsdaten mit identischem Messaufbau |
| falscher DESAT-/Überstromtrigger | Sensorführung, Blanking, Filter und Referenz verbessern | spätere Erkennung und höhere Fehlerenergie | Stör- und echte Fehlerfälle getrennt prüfen |
| zu harte Fehlerabschaltung | kontrolliertes oder mehrstufiges Abschalten | längere Energieeinwirkung und Wiederanlaufzustand | Spannungsüberschwingung, Strom und Abschaltzeit gemeinsam messen |
| Versorgung fällt während des Pulses ab | lokale Pufferung, Versorgungspfad und UVLO abstimmen | Einschaltstrom, Isolation und Sequenzierung | Rail-Messung am Treiber unter dynamischer Last |
Ein Schutzzeitbudget sollte mindestens Sensorreaktion, Filter oder Blanking, Treiberlaufzeit, Gate-Entladung, Leistungsschalter-Abschaltung, Fehlerübertragung und Controllerreaktion getrennt ausweisen. Die zulässige Gesamtdauer folgt aus dem konkreten SiC-Bauteil, Arbeitspunkt und Fehlerenergiepfad; ein allgemeiner Mikrosekundenwert ist keine Freigabe.
Welche Layout- und Messzugänge braucht die Validierung?
Ein Prüfplan, der erst nach dem Layout entsteht, führt häufig zu langen Masseleitungen, unzugänglichen Gate-Bezügen oder unsicheren Anschlüssen. Planen Sie Messzugang als elektrische Schnittstelle.
- lokaler Gate- und Kelvin-Source-Anschluss für einen induktivitätsarmen Tastkopf;
- definierte Messpunkte für Treiberversorgung, UVLO, PWM, Fehler und Schutzsensor;
- berührungssichere Anschlüsse und Entladepfad für Bus und isolierte Versorgungen;
- dokumentierte Polarität, Bezug und zulässige Belastung jedes Messpunkts;
- Platz für Strommessung oder bekannte Shunt-/Sensor-Schnittstelle, falls erforderlich;
- Trigger- und Synchronisationssignal für Doppelpuls- oder Fehlertests;
- Prüfadapter, Kabelsatz, Firmware und Einstellungen mit eigener Revision.
Vor der Interpretation einer Wellenform müssen Tastkopfanschluss, Bandbreitenbegrenzung, Deskew, Stromsensor, Abtastrate, Erdung, Fixture und Messort dokumentiert sein. Sonst können zwei Labore mit derselben Platine unterschiedliche Ergebnisse erhalten, ohne dass sich das Design geändert hat.
Welche Testleiter führt vom PCB zum Wechselrichter?
Jede Teststufe beantwortet eine andere Frage. Die nächste Stufe beginnt erst, wenn Energiegrenzen, sicherer Zustand und Abbruchkriterien der vorherigen Stufe geklärt sind.
Stufe 1: unbestromte Karte
Prüfen Sie Netzliste, Polarität, Bauteilwerte, Gate-/Kelvin-Kontinuität, Barrieregeometrie, Abstände und Fertigungsfehler. Diese Stufe erkennt Aufbaufehler, aber kein dynamisches Schaltverhalten.
Stufe 2: Niedrigenergie-Funktionstest
Prüfen Sie Treiberversorgungen, Stromaufnahme, UVLO, PWM-Übertragung, Ein-/Ausschaltpegel, Fehlerrückmeldung und zugängliche Schutzfunktionen mit sicherer Ersatzlast. Grenzwerte müssen aus der freigegebenen Schaltung stammen.
Stufe 3: Doppelpuls- oder äquivalente Charakterisierung
Charakterisieren Sie das konkrete Paar aus Treiber, SiC-Schalter, Leistungspfad, Bus, Last und Messaufbau. Gate-Spannung, Schaltknotenspannung, Strom, Überschwingen, Schwingen, Verlust und Fehlansteuerung müssen zeitlich korreliert werden. Ein Doppelpulstest ist nur dann vergleichbar, wenn Aufbau und Bedingungen versionsgleich sind.
Stufe 4: Schutz- und Grenzfallprüfung
Stimulieren Sie nur freigegebene Fehlerfälle mit einem dafür sicheren Aufbau. Erfassen Sie Erkennung, kontrollierte Abschaltung, Überspannung, gespeicherte Energie, Latch- oder Wiederanlaufzustand und Controllerreaktion. Der Komponenten-Datenblattwert ersetzt diese Prüfung nicht.
Stufe 5: vollständiger Wechselrichter
Validieren Sie Mehrkanal-Timing, Totzeit, Stromteilung, thermisches Verhalten, Regelung, Motor oder Last, EMV, Isolation und Produktsicherheit im finalen mechanischen und elektrischen Umfeld. Die Seite PCBA-Prüfung und Qualität hilft bei der Methodenauswahl, definiert aber keine projektspezifischen Grenzwerte.
Wie wird der Entwurf für NPI und Serie freigegeben?
Eine gute Prototypwellenform ist noch keine Produktionsfreigabe. Die Fertigung muss die geprüfte elektrische Konfiguration reproduzieren und Änderungen sichtbar machen.
| Freigabestufe | Zu sperrende Konfiguration | Erwarteter Nachweis | Typischer Neuprüftrigger |
|---|---|---|---|
| erster Prototyp | Schaltplan, PCB, BOM, Modul, Treiber und Messaufbau | offene Annahmen, Aufbauprotokoll und Rohwellenformen | Layout-, Modul-, Gate-Netzwerk- oder Fixture-Änderung |
| Engineering Validation | Hardware, Firmware, Bus-/Lastbedingungen und Grenzwerte | korrelierte Doppelpuls-, Schutz-, thermische und EMV-Daten | Schutzparameter, Isolation oder Leistungspfad geändert |
| Pilotserie | Fertigungsdaten, Material, Prozess, Testprogramm und Golden Unit | FAI, Prozessdaten, Messsystem- und Wiederholbarkeitsnachweis | Quelle, Material, Prozess, Programm oder Prüfmittel geändert |
| Serie | freigegebene Revisionen und genehmigte Alternativen | Los-/Serienzuordnung, FCT-Daten, Abweichungen und Freigabestatus | nicht freigegebene Substitution, Drift oder wiederkehrender Fehler |
Für eine noch nicht korrelierte Schaltung ist NPI- und Kleinserienfertigung sinnvoll, weil DFM-Fragen, Testzugang und Grenzwerte vor einer größeren Losfreigabe geschlossen werden können.
Vergleichen Sie Anbieter nicht anhand einer pauschalen Aussage wie „SiC-erfahren“, sondern anhand der Rückgabe: Können sie Revisionen binden, kritische Bauteile sperren, Prüfmittel und Software versionieren, Rohwerte liefern, Abweichungen zuordnen und Änderungen vor Umsetzung melden?
Welche Daten gehören in ein SiC-Gate-Treiber-PCB-RFQ?
Schaltung und Leistungsschnittstelle
- Schaltplan, Gerber X2 oder ODB++, Bohrdaten, Netzliste, Stack-up und Revision;
- exakter SiC-MOSFET oder Modul, Gate-Treiber, Isolator, isolierte Versorgung und Steckverbinder;
- Gate-Rails, Ein-/Ausschaltpfad, Kelvin-Bezug, Schutzkonzept und verbotene Substitutionen;
- Modul-/Busbar-Schnittstelle, Schaltknoten, mechanische Lage, Kühlung und Einbaubedingung.
Isolation und Fertigung
- Arbeits-/Stoßspannungen, Isolationsart, Umgebung, Höhe, Material- und Produktnorm-Annahmen;
- Netzklassen, Kriech-/Luftstrecken, Slots, Keep-outs, Beschichtung und Sauberkeitsumfang;
- Material, Kupfer, Enddicke, Oberfläche, Toleranzen, Reflow-, Reinigungs- und Nacharbeitsvorgaben;
- IPC-/Kundenkriterien nur mit Revision, Klasse und vertraglichem Anwendungsumfang.
Test, Daten und Änderungskontrolle
- Teststufen, Stimulation, Messpunkte, Grenzwerte, Stichprobe und Abbruchkriterien;
- Fixture, Kabel, Firmware, Software, Golden Unit und Verantwortlicher je Prüfschritt;
- erforderliche Rohwerte, Wellenformen, Serien-/Losnummern, FAI- und Abweichungsberichte;
- genehmigte Alternativen, Meldepflicht, Requalifikationstrigger und Aufbewahrungszeit der Daten.
FAQ zu SiC-Wechselrichter-Gate-Treiber-PCBs
Wie kurz muss die Gate-Leiterbahn bei einem SiC-Wechselrichter sein?
Es gibt keine universelle Länge. Entscheidend sind die vollständige Hin- und Rückschleife, Modul- oder Gehäuseanschlüsse, Vias, Referenzlagen und die gemessene Schaltantwort. Definieren Sie eine Layoutabsicht und validieren Sie sie am realen Leistungspfad.
Ist eine negative Gate-Ausschaltspannung immer erforderlich?
Nein. Sie hängt vom konkreten SiC-Schalter, Treiber, Miller-Strom, Kelvin-Rückweg, Layout und zulässigen Gate-Minimalwert ab. Eine Miller-Klemme oder ein stärkerer Ausschaltpfad kann je nach Design geeigneter sein; die Entscheidung braucht dynamische Messdaten.
Reicht ein hoher CMTI-Wert des isolierten Treibers aus?
Nein. Der Datenblattwert gilt für den beschriebenen Komponententest. Isolierte Versorgung, PCB-Kopplung, Schaltknotenfläche, Kabel, Kühlkörper, Rückwege und Versorgungseinbrüche beeinflussen die Immunität des vollständigen Gatetreiber-PCBs.
Wie werden Kriech- und Luftstrecken festgelegt?
Sie werden aus Arbeits- und Überspannung, Isolationsart, Verschmutzungsgrad, Materialgruppe, Höhe, Beschichtung, Geometrie und anwendbarer Produktnorm abgeleitet. Die DC-Busspannung oder eine einzelne IPC-Tabelle reicht allein nicht aus.
Muss DESAT bei jedem SiC-MOSFET verwendet werden?
Nein. Die geeignete Überstrom- oder Kurzschlusserkennung hängt von Schalter, Topologie, Fehlerenergie, Sensorik und zulässiger Reaktionszeit ab. DESAT ist nur eine mögliche Architektur und muss mit Blanking, Soft-Turn-off und Systemreaktion abgestimmt werden.
Was beweist ein Doppelpulstest?
Er charakterisiert das Schaltverhalten einer definierten Kombination aus Treiber, Leistungsschalter, Bus, Last, Fixture und Messaufbau. Er beweist nicht automatisch die Serienqualität, EMV, Lebensdauer oder Konformität des vollständigen Wechselrichters.
Kann AOI oder FCT die dynamische SiC-Validierung ersetzen?
Nein. AOI erkennt ausgewählte Bestückungs- und Lötfehler; ein Niedrigenergie-FCT prüft definierte Funktionen. Überschwingen, Fehlansteuerung, Schaltverlust und Fehlerenergie erfordern einen passenden dynamischen Leistungsaufbau.
Welche Nachweise sollte der PCB-/PCBA-Lieferant mitgeben?
Fordern Sie freigegebene Revisionen, PCB- und kritische Bauteillose, Substitutionsstatus, FAI, Inspektions- und FCT-Rohwerte, Prüfmittel-/Softwareversion, Abweichungen, Nacharbeit und die Zuordnung zu Los oder Seriennummer.
SiC-Gate-Treiber-Datensatz prüfen lassen
Senden Sie über die APTPCB-Anfrageseite PCB-Daten, BOM, exakte SiC-/Treiber-Bauteile, Stack-up, Isolationsannahmen, Gate-/Kelvin-Pfade, Schutzkonzept, Mengen, Testmatrix und gewünschte Nachweise. Eine belastbare Rückmeldung sollte Herstellbarkeitsfragen, offene elektrische Annahmen, bestätigte Fertigungsprüfungen und verbleibende Wechselrichtervalidierungen getrennt ausweisen.
Normen und technische Referenzen
- IEC 60664-1 — Isolationskoordination innerhalb ihres Anwendungsbereichs und in der vertraglich festgelegten Ausgabe.
- IEC 61800-5-1 oder IEC 62477-1 — mögliche Produktanforderungen für Antriebe oder Leistungswandler, abhängig vom Endgerät.
- IPC-2221, IPC-6012, IPC-A-600, J-STD-001 und IPC-A-610 — Design-, Leiterplatten- und Baugruppenanforderungen nur im vereinbarten Revisions-, Klassen- und Abnahmeumfang.
- Aktuelle Datenblätter und Anwendungshinweise des ausgewählten SiC-MOSFETs oder Moduls, Gatetreibers, Isolators und isolierten Netzteils.
- Herstellerhinweise zu Kelvin-Source, Gate-Schleife, CMTI, Miller-Klemme, Kurzschlussschutz, Doppelpulstest und Messmethode.
Der PCB-/PCBA-Lieferant ist für die Übereinstimmung mit dem freigegebenen Fertigungsdatensatz und die vereinbarten Nachweise verantwortlich. Das Produktteam bleibt verantwortlich für elektrische Grenzwerte, Schutzenergie, dynamische Schaltvalidierung, Isolation, EMV, Thermik, Firmware und die Konformität des vollständigen Wechselrichters.