Ein Software Defined Radio PCB lässt sich am besten als eine einzige Platine verstehen, die drei verschiedene elektrische Welten gleichzeitig beherbergen muss: ein RF-Front-End, eine Datenwandler-Brücke (ADC/DAC) und ein digitales Basisband (digital baseband), das um einen FPGA oder ein SoC herum aufgebaut ist.
Der schwierige Teil ist nicht ein einzelner Block. Es ist die Grenze (boundary) zwischen den Blöcken, wo Rückpfade (return paths), Stromdomänen (power domains) und Taktleitungen (clock lines) darüber entscheiden, ob das RF-Signal sauber bleibt.
Eine Leiterplatte kann korrekt geroutet sein und die Durchgangsprüfung (continuity) bestehen und dennoch eingekoppeltes Rauschen übertragen, das im Stillen die Empfängerempfindlichkeit verschlechtert, weil der Fehler in der Domänenisolation liegt, nicht in einem unterbrochenen Netz.
Bei der richtigen Überprüfung (review) werden die Domänenaufteilung (domain partitioning), die Kontinuität des Rückpfads und die Taktverteilung (clock distribution) als primäre Fragen der Signalintegrität behandelt und nicht als nachträglicher Einfall.
Dies ist eine Erklärung auf Platinen-Level. Es wird keine spezifische Rauschzahl (noise figure), kein Dynamikbereich (dynamic range), kein EVM oder keine Frequenzobergrenze (frequency ceiling) beansprucht, da diese von Stackup, Material und Wandlerauswahl abhängen und für jedes Design bestätigt werden.

Kurze Antwort Ein software defined radio PCB trägt ein RF-Front-End, eine ADC/DAC-Wandlerstufe und ein digitales FPGA- oder SoC-Basisband auf einem Substrat. Die praktische Designfrage lautet nicht Sind die Netze verbunden? Sie lautet Verfügt jede Domäne über einen kontinuierlichen, unkontaminierten Rückpfad (return path), damit digitales und wandlerbasiertes Schaltrauschen niemals den RF-Signalpfad erreicht? Die Platinen, die gut funktionieren, sind diejenigen, bei denen Partitionierung, Erdung, Stromtrennung und Takt-Routing (clock routing) frühzeitig entschieden und im Layout beibehalten werden, und nicht erst nach der ersten Inbetriebnahme geflickt werden.

Inhaltsverzeichnis

Was eine SDR-Leiterplatte eigentlich ist (und was nicht)
Die physische Grenze: Wo RF, Datenwandler und digitale Domänen zusammentreffen
Layout-Regeln, die den Signalpfad schützen
Release-Implikationen: Was Sie überprüfen müssen, bevor Sie der Leiterplatte vertrauen
FAQ
Öffentliche Referenzen
Autoren- und Revisionsinformationen

Was eine SDR-Leiterplatte eigentlich ist (und was nicht)

Ein Software Defined Radio verlagert die Arbeit, die ältere Funkgeräte in fester analoger Hardware verrichteten, auf eine rekonfigurierbare digitale Verarbeitung. Mischen (Mixing), Filtern (filtering) und Modulation (modulation), die früher in separaten Stufen stattfanden, erfolgen nun in einer Software, die auf einem FPGA oder SoC läuft und von Hochgeschwindigkeits-Datenwandlern gespeist wird. Diese Architektur macht das Funkgerät flexibel, und sie macht auch die Platine so schwierig.

Es hilft, präzise darüber zu sein, was die Leiterplatte ist.

Ein SDR-PCB ist ein Mixed-Signal-Träger mit drei gekoppelten Domänen:

ein RF-Front-End mit rauscharmen Verstärkern (LNAs), Filtern, Mischern, einem lokalen Oszillator (local-oscillator) oder Synthesizer und Sende-Verstärkungsstufen (transmit gain stages), das kleine analoge Signale verarbeitet, bei denen jedes zusätzliche Rauschen ins Gewicht fällt
eine Datenwandlerstufe (data-converter stage), die um den ADC und DAC herum aufgebaut ist und die Brücke zwischen der analogen RF-Welt und der digitalen Welt bildet, und die auf beiden Seiten dieser Brücke empfindlich ist
ein digitales Basisband (digital baseband), das um einen FPGA oder SoC herum aufgebaut ist, mit seriellen Hochgeschwindigkeitsverbindungen wie JESD204 (hier nur als Schnittstelle genannt), DDR-Speicher und Schaltlogik, die eine aggressive Rauschquelle darstellt

Eine SDR-Leiterplatte ist keine generische digitale Hochgeschwindigkeitsplatine mit angebrachter Antenne, und sie ist auch keine reine RF-Platine mit aufgeschraubtem Prozessor. Es als eines von beiden zu behandeln, ist der häufigste Fehler. Wenn Sie es als digitale Platine entwerfen, übernimmt das RF-Front-End das Schaltrauschen (switching noise). Wenn Sie es als RF-Platine entwerfen, fehlt es den digitalen Hochgeschwindigkeitsverbindungen (high-speed digital links) und dem Wandler-Timing (converter timing) an disziplinierten Rückpfaden (return paths) und sauberem Strom. Die Platine funktioniert nur, wenn die drei Domänen zusammen geplant, aber elektrisch voneinander getrennt (electrically distinct) gehalten werden.

Es ist auch erwähnenswert, was die Platine von sich aus nicht beweist. Das PCB schafft die physikalischen Voraussetzungen für eine gute Leistung, garantiert aber an sich keine bestimmte Empfindlichkeit, keinen bestimmten Dynamikbereich oder keine bestimmte Fehlervektorgröße (error-vector magnitude). Diese hängen vom Wandler, den Front-End-Teilen, dem Stackup und dem Material ab und werden für jedes Design bestätigt und nicht allein durch das Layout versprochen. Für den breiteren Hochfrequenzkontext ist die Startreferenz die Seite High Frequency PCB, während High Speed PCB die digitale Seite abdeckt.

Die physische Grenze: Wo RF, Datenwandler und digitale Domänen zusammentreffen

Das Zentrum des SDR-Platinendesigns ist die Nahtstelle (seam) zwischen den Domänen. Jede Domäne hat ihren eigenen Appetit: Das RF-Front-End will Ruhe, das digitale Basisband erzeugt Rauschen, und die Wandlerstufe sitzt genau dazwischen, mit einem Fuß in jeder Welt. Die Leiterplatte muss jeder Domäne ein sauberes Zuhause geben und dann kontrollieren, was die Grenze überschreitet.

Floorplanning legt zuerst die Grenze fest. Vor dem Routing wird die Leiterplatte in physikalische Zonen unterteilt, normalerweise RF-Front-End, Wandler, Digital und Stromversorgungsmanagement (power management), die so angelegt sind, dass der RF-Signalpfad kurz und direkt ist und die digitale Zone von empfindlichen analogen Knoten ferngehalten wird. Ein guter Grundriss (floorplan) bedeutet, dass die meiste Isolationsarbeit bereits durch die Geometrie erledigt wird. Ein vager Grundriss bedeutet, dass der Rest des Layouts zu einer Reihe von reaktiven Korrekturen (reactive fixes) wird.

Rückpfade (Return paths) sind die eigentliche Grenze, nicht die Siebdrucklinie. Jeder Signalstrom kehrt über die darunter liegende Referenzebene (reference plane) zurück. Wenn eine Leiterbahn (trace) einen Spalt (gap), eine geteilte Ebene (plane split) oder einen schlecht durchkontaktierten (stitched) Bereich überquert, wird ihr Rückstrom zu einem Umweg gezwungen, und dieser Umweg strahlt (radiates) ab und koppelt (couples) in benachbarte Leitungen ein. Hier liegt das Hauptrisiko einer SDR-Platine. Wenn die Domänenisolation schwach ist oder ein Rückpfad zwischen dem RF-Front-End, dem ADC/DAC und dem digitalen Basisband unterbricht, koppelt Schalt- und Taktenergie (switching and clock energy) als zusätzliches Rauschen, Störsignale (spurs) oder Taktverunreinigung auf den RF-Pfad ein. Das Ergebnis ist eine beeinträchtigte Empfindlichkeit oder Signalqualität, die ein Durchgangstest (continuity check) niemals erfassen wird, weil jedes Netz (net) immer noch als verbunden klingelt. Solche Platinen können statische elektrische Tests bestehen und dann bei der Inbetriebnahme (bring-up), wenn die Wandler takten (clock) und das FPGA-Fabric unter realer Last schaltet, eine intermittierende (intermittent) Empfängerleistung aufweisen. Der Fehler ist keine unterbrochene Verbindung; es ist eine kontaminierte Referenz (contaminated reference).

Die Erdungsstrategie (ground strategy) ergibt sich aus der Rückpfad-Ansicht. Der ältere Instinkt, analoge und digitale Masse (ground) physikalisch zu trennen, richtet oft mehr Schaden als Nutzen an, da ein Split (getrennte Ebene) Rückströme zwingt, einen längeren Weg zu finden, und genau das Rauschen injizieren kann, das er eigentlich blockieren sollte. Eine durchgehende Referenzebene (continuous reference plane) mit disziplinierter Komponentenplatzierung und Stitching ist normalerweise der zuverlässigere Ansatz, wobei der Wandler so platziert wird, dass seine analogen und digitalen Pins jeweils über dem entsprechenden ruhigen Bereich liegen. Die genaue Erdungswahl hängt vom Wandler und vom Stackup ab und wird für jedes Design bestätigt, aber das maßgebliche Prinzip bleibt konstant: Halten Sie den Rückstrom kurz, lokal und ununterbrochen. Die Seite PCB Stack-Up behandelt, wie Ebenenzuordnung (plane assignment) und Schichtreihenfolge dies unterstützen.

Strom (Power) ist eine dritte Domäne, die alles durchquert. Das RF-Front-End, der Wandler und die digitale Logik benötigen jeweils Versorgungsschienen (supply rails), und digitales Schaltrauschen, das auf einer gemeinsam genutzten Schiene (shared rail) reitet, ist ein direkter Weg in den RF-Abschnitt. Stromdomänentrennung (Power-domain separation), lokale Filterung und dedizierte Regelung (dedicated regulation) für die empfindlichen analogen und RF-Schienen verhindern, dass dieses Rauschen migriert. Die Besonderheiten, welche Schienen eine Ferrit-Isolation (ferrite isolation) erhalten und wo die leisen Regler sitzen, hängen von den Bauteilen ab und werden im Design entschieden, aber der Grenzgedanke (boundary thinking) ist der gleiche wie bei den Signalen: Lassen Sie nicht zu, dass das Rauschen einer Domäne zum Eingang einer anderen Domäne wird.

Layout-Regeln, die den Signalpfad schützen

Sobald die Domänen aufgeteilt (partitioned) und die Rückpfad-Strategie (return-path strategy) festgelegt ist, erledigt eine Handvoll Layout-Disziplinen die Arbeit zum Schutz des Signals. Keine von ihnen stützt sich auf eine universelle Zahl; der richtige Wert hängt immer von Stackup, Material und den Wandler- oder Front-End-Teilen ab und wird für jedes Design bestätigt.

Kontrollierte Impedanz (Controlled impedance) auf den Leitungen, die sie benötigen. RF-Leiterbahnen und differenzielle digitale Hochgeschwindigkeitsverbindungen laufen beide als impedanzkontrollierte Übertragungsleitungen (controlled-impedance transmission lines), referenziert auf eine saubere Ebene. Die Zielimpedanz und die Leiterbahngeometrie (trace geometry), die sie erreicht, sind eine Funktion von Dielektrikum, Lagenabstand (layer spacing) und Kupfer, daher werden sie anhand des gewählten Stackups festgelegt und nicht einfach angenommen. Es geht um Konsistenz: Eine Impedanzdiskontinuität (impedance discontinuity), sei es an einem Stecker, einem Via-Übergang oder einer abrupten Ecke, reflektiert Energie und verschlechtert die Leitung. Das Glätten von Übergängen und kontinuierliche Referenzen (continuous references) sind wichtiger, als das bloße Erreichen eines bestimmten Lehrbuchwertes. Die Seite PCB Impedance Control behandelt, wie dies spezifiziert und verifiziert wird.

Schutz (Guarding) und Abschirmung (shielding) um die Ruhezonen. Via-Fencing (Via-Zäune) entlang von RF-Leiterbahnen und Ground-Stitching (Masse-Stitching) um den RF-Abschnitt bilden einen lokalen Käfig (cage), der Felder eindämmt und Einkopplungen von benachbarten Kanälen blockiert. Wo die Isolation stärker sein muss, wird die Abschirmung auf Platinenebene, z. B. Footprints für Metalldosen (metal cans) über dem Front-End, während der Footprint-Erstellung geplant und nicht nach dem Layout nachgerüstet. Diese Strukturen erhöhen die Isolation zwischen den lauten und den leisen Domänen und verstärken dieselbe Grenze, die durch Floorplan und Grounding bereits definiert wurde.

Taktverteilung (Clock distribution) ist eine eigene Disziplin. Takte (Clocks) und der lokale Oszillator- oder Synthesizer-Ausgang gehören zu den gefährlichsten Netzen auf der Platine, da sie periodisch, energiereich und reich an Oberwellen (harmonics) sind. Eine Taktleitung, die in die Nähe des RF-Front-Ends wandert oder deren Rückpfad bricht, wird zu einer Störquelle (spur source), die direkt im Empfangsband (receive band) landet. Das Clock- und LO-Routing wird kurz, gut referenziert und fern von empfindlichen analogen Knoten gehalten, und die seriellen Hochgeschwindigkeitsverbindungen zwischen dem Wandler und dem FPGA werden mit derselben Sorgfalt behandelt, damit ihre Schaltflanken (switching edges) eingedämmt bleiben. Der Skew (Versatz) zwischen Takt und Daten auf diesen Verbindungen ist ein Timing-Problem, aber aus Sicht des Signalpfads ist das größere Problem, zu verhindern, dass ihre Felder in die RF-Kette eindringen (leaking).

Die Materialwahl ist ein Kompromiss (tradeoff), kein Slogan. RF-Lagen verwenden oft ein verlustarmes Laminat (low-loss laminate), während digitale und Stromversorgungslagen (power layers) Standard-FR4 in einem Hybrid-Stackup verwenden können, was das RF-Verhalten gegen die Kosten abwägt. Ob ein bestimmtes Material geeignet ist, hängt vom Frequenzbereich, dem Verlustbudget (loss budget) und dem mechanischen Aufbau des spezifischen Designs ab; kein einziges Material ist universell das beste. Die Seiten RF & Rogers materials und Megtron PCB beschreiben die Optionen und wo sie jeweils hinpassen.

Über all diese Punkte hinweg ist die rote Linie dieselbe wie in der Grenzdiskussion: Schützen Sie die Referenz, halten Sie den RF-Pfad kurz und ruhig und verhindern Sie, dass das Rauschen einer Domäne eine andere erreicht. Die Zahlen verschieben sich mit dem Design; die Disziplin nicht.

Release-Implikationen: Was Sie überprüfen müssen, bevor Sie der Leiterplatte vertrauen

Da sich die gefährlichen SDR-Fehler eher in der Kopplung (coupling) als in unterbrochenen Netzen verbergen, muss bei einem Release-Review das geprüft werden, was ein Netzlistentest (netlist test) nicht sehen kann. Das Ziel besteht darin zu bestätigen, dass die physikalischen Bedingungen für eine saubere Leistung das Layout tatsächlich überlebt haben, und nicht darin, ein Leistungsergebnis zu beanspruchen.

Vor dem Release überprüfen	Was zu bestätigen ist	Warum es ein Release-Problem (release issue) ist
Die Domänenpartitionierung ist real	RF-Front-End-, Wandler- und digitale Zonen sind physikalisch so getrennt, wie es der Floorplan vorsieht, wobei der RF-Pfad kurz und direkt ist	Eine vage Partitionierung verschiebt Isolationsprobleme in jede spätere Routing-Entscheidung
Rückpfade sind kontinuierlich	Hochgeschwindigkeits- und RF-Leitungen referenzieren auf eine durchgehende Ebene ohne überkreuzte Splits oder ungestitchte Lücken (unstitched gaps)	Ein unterbrochener Rückpfad koppelt Rauschen auf die RF ein, ohne eine Verbindung zu unterbrechen, die eine Durchgangsprüfung (continuity check) sieht
Stromdomänen sind getrennt	RF-, Wandler- und digitale Schienen (rails) verfügen über eine angemessene Isolation und lokale Filterung, sodass Schaltrauschen nicht migriert	Eine gemeinsam genutzte (shared) oder unzureichend gefilterte Schiene leitet digitales Rauschen direkt in den RF-Abschnitt
Das Takt- und LO-Routing ist eingedämmt (contained)	Takt-, Synthesizer- und serielle Hochgeschwindigkeitsverbindungen sind kurz, gut referenziert und fern von empfindlichen analogen Knoten	Taktoberwellen (Clock harmonics) sind eine der Hauptursachen für Störsignale (spurs), die im Empfangsband (receive band) landen
Impedanzen und Übergänge sind sauber	Impedanzkontrollierte Leitungen (Controlled-impedance lines) passen zum gewählten Stackup und Übergänge vermeiden abrupte Diskontinuitäten	Reflexionen und Fehlanpassungen (mismatches) verschlechtern sowohl RF- als auch digitale Hochgeschwindigkeitsverbindungen
Stackup und Material entsprechen der Absicht	Das gefertigte Stackup, Dielektrikum und Lagenzuordnung (layer assignment) entsprechen dem, was das Design angenommen hat	RF- und Impedanzverhalten hängen vom realen Build ab, nicht vom beabsichtigten
Die Überprüfungssprache (Review language) bleibt auf Platinenebene	Das Board-Review deckt Layout, Isolation und Herstellbarkeit ab, nicht jedoch Funkzertifizierung (radio certification) oder garantierte Leistungswerte	Ein als Leistungsgarantie (performance guarantee) missverstandenes Board-Review weckt falsche Erwartungen

Ein nützliches Release-Paket offenbart sowohl die elektrische Absicht als auch den physikalischen Aufbau (physical build): Fertigungsdaten mit Stackup-Absicht, eine Platzierung, die die RF-, Wandler-, Digital- und Stromversorgungszonen leicht lesbar macht, BOM-Kontext für die Front-End- und Wandlerteile sowie Erwartungen an die Inspektion oder den Funktionstest auf Platinenebene. Mit diesen Eingaben kann sich das Manufacturing Review mit dem eigentlichen SDR-Problem befassen, nämlich ob die beabsichtigte Isolation und die Rückpfade (return paths) in der gebauten Platine noch vorhanden sind, und nicht mit der allgemeinen Herstellbarkeit. Den Rahmen für Validierungs- und Inspektionssprache auf Platinenebene stecken die Seiten Testing & Quality und Functional Circuit Test (FCT) ab. Für den Anwendungskontext siehe Communication Equipment PCB und Aerospace & Defense PCB.

Wenn Ihr SDR-Design bereit für eine fertigungsseitige Überprüfung (manufacturing-side review) von Stackup, Impedanz und Domänenisolation ist, können Sie das Fertigungspaket über die Angebotsseite (quote page) teilen.

FAQ

Was macht eine Software Defined Radio PCB schwieriger als eine normale RF- oder Digitalplatine?

Sie muss drei elektrische Domänen gleichzeitig beherbergen: ein leises RF-Front-End, eine Datenwandlerbrücke und ein lautes digitales Basisband. Die Schwierigkeit liegt an der Grenze zwischen ihnen. Isolation, Rückpfade (return paths) und Stromtrennung (power separation) entscheiden darüber, ob das digitale Schaltrauschen und das des Wandlers (converter switching noise) aus dem RF-Pfad herausgehalten wird, und genau dabei macht man leicht Fehler, selbst wenn jedes Netz (net) korrekt verbunden ist.

Warum besteht meine Leiterplatte den Durchgangstest, hat aber trotzdem eine schlechte Empfängerempfindlichkeit?

Weil der Fehler in der Kopplung (coupling) liegt, nicht in einer unterbrochenen Verbindung. Eine Unterbrechung des Rückpfads (return-path break) oder eine schwache Domänenisolation lassen Schalt- oder Taktenergie als zusätzliches Rauschen oder Störsignale (spurs) an das RF-Front-End gelangen. Jedes Netz wird weiterhin als verbunden gelesen, so dass ein Durchgangstest (continuity check) bestanden wird, während die Empfindlichkeit bereits verschlechtert ist. Dies zeigt sich oft als intermittierende Leistung bei der Inbetriebnahme (bring-up), wenn die Wandler und das FPGA unter Last laufen.

Sollte ich die analogen und digitalen Masseebenen (ground planes) aufteilen?

Normalerweise nicht standardmäßig. Ein physischer Split (Aufteilung) kann Rückströme zwingen, lange Umwege zu nehmen, die mehr Rauschen injizieren, als sie blockieren. Eine durchgehende Referenzebene (continuous reference plane) mit sorgfältiger Bauteilplatzierung und Stitching ist oft zuverlässiger, wobei der Wandler so platziert wird, dass seine analogen und digitalen Pins über den richtigen Regionen sitzen. Die richtige Wahl hängt vom Wandler und dem Stackup ab und wird für jedes Design bestätigt.

Wie halte ich Takt- und Lokaloszillatorrauschen aus der RF-Kette (RF chain) fern?

Behandeln Sie Takt- (clock), Synthesizer- und LO-Netze als einige der gefährlichsten auf der Platine. Halten Sie sie kurz, gut auf eine durchgehende Ebene (continuous plane) referenziert und abseits von empfindlichen analogen Knoten geführt, und dämmen Sie die seriellen Hochgeschwindigkeitsverbindungen zwischen Wandler und FPGA auf die gleiche Weise ein. Das Ziel ist es zu verhindern, dass ihre periodischen, oberwellenreichen Felder (harmonic-rich fields) in das Empfangsband (receive band) eindringen.

Welche Impedanz und welches Material sollte ich verwenden?

Es gibt keine universelle Antwort. Die Ziele für die kontrollierte Impedanz (Controlled-impedance targets) und die Leiterbahngeometrie, mit der sie erreicht werden, hängen von Dielektrikum, Lagenabstand (layer spacing) und Kupfer in Ihrem Stackup ab, und die Materialwahl hängt von Ihrem Frequenzbereich, Ihrem Verlustbudget (loss budget) und dem mechanischen Aufbau ab. Ein Hybrid-Stackup mit einer verlustarmen RF-Lage (low-loss RF layer) über FR4-Digitallagen ist ein üblicher Kompromiss, aber die richtigen Werte werden auf Ihr spezifisches Design abgestimmt und bei der Fertigung (fabrication) bestätigt.

Bestimmt die Leiterplatte allein die SDR-Leistung wie die Rauschzahl (noise figure) oder den Dynamikbereich?

Nein. Die Platine schafft die physikalischen Voraussetzungen – saubere Referenzen, isolierte Domänen, eingedämmte Takte (contained clocks) –, die eine gute Leistung ermöglichen, aber die tatsächlichen Werte hängen vom Wandler, den Front-End-Teilen, dem Stackup und dem Material ab. Das PCB-Review bestätigt, dass Layout und Isolation fehlerfrei sind; es garantiert von sich aus keine bestimmte Leistungszahl (performance number).

Öffentliche Referenzen

High Frequency PCB Support-Seiten-Kontext für den Hochfrequenzaufbau und die Planung von RF-Lagen.
PCB Impedance Control Support-Seiten-Kontext für die Spezifikation und Verifizierung impedanzkontrollierter Leitungen.
PCB Stack-Up Support-Seiten-Kontext für die Reihenfolge der Lagen, die Zuweisung der Ebenen (plane assignment) und die Referenzkontinuität.
Communication Equipment PCB Anwendungs-Seiten-Kontext für die Platinenarbeit an Kommunikations- und RF-Systemen.
Testing & Quality Support-Seiten-Kontext für die Inspektions- und Validierungssprache auf Platinenebene.

Autoren- und Revisionsinformationen

Autor: APTPCB Redaktionsteam
Technische Prüfung (Technical review): RF / High-Speed PCB Engineering Review-Team
Prüfungsumfang (Review scope): Domänenaufteilung (domain partitioning) auf Platinenebene, Überprüfung von Rückpfaden (return-path) und Isolation, Konsistenz von kontrollierter Impedanz und Material sowie Release-Boundary-Sprache für Software Defined Radio PCBs