Upconverter-Leiterplatte

Upconverter-Leiterplatte: Was dieses Handbuch abdeckt (und für wen es ist)

Dieser Leitfaden richtet sich an HF-Ingenieure, Hardware-Architekten und Einkaufsleiter, die für die Beschaffung von Hochleistungs-Upconverter-Leiterplatten-Hardware zuständig sind. Ein Upconverter ist die kritische Brücke in Übertragungsketten – er wandelt Zwischenfrequenz (ZF)-Signale in Hochfrequenz (HF) für die Übertragung um. Ob Sie Satellitenbodenstationen, 5G-mmWave-Infrastruktur oder Radarsysteme bauen, die Leiterplatte ist nicht mehr nur ein Träger; sie ist ein aktiver Bestandteil des Signalpfads.

Der Entscheidungskontext ist hier von hoher Bedeutung. Ein Ausfall einer Upconverter-Leiterplatte führt in der Regel zu Signalverlust, thermischem Durchgehen in Leistungsverstärkern oder unannehmbaren Rauschzahlen, die das gesamte Linkbudget verschlechtern. Dieses Handbuch geht über grundlegende Datenblätter hinaus, um die Fertigungsrealitäten der Block Converter PCB (BUC PCB)-Produktion zu behandeln. Wir konzentrieren uns darauf, wie Materialien spezifiziert, versteckte Fertigungsrisiken identifiziert und das Endprodukt validiert werden, um eine konsistente Leistung im großen Maßstab zu gewährleisten.

In diesem Leitfaden werden wir die genauen Spezifikationen darlegen, die Sie definieren müssen, bevor Sie sich an einen Hersteller wie APTPCB (APTPCB PCB Factory) wenden. Wir werden auch eine strenge Checkliste zur Überprüfung von Lieferanten bereitstellen, um sicherzustellen, dass sie über die für Hochfrequenz-HF-Leiterplatten erforderliche Messtechnik und Prozesskontrolle verfügen.

Wann die Upconverter-Leiterplatte der richtige Ansatz ist (und wann nicht)

Das Verständnis des Umfangs Ihres Projekts führt direkt zu der Erkenntnis, wann spezialisierte Upconverter-Leiterplattentechnologie im Vergleich zu Standardfertigungsmethoden erforderlich ist.

Dieser Ansatz ist kritisch, wenn:

Frequenzumsetzung erforderlich ist: Ihr System muss Basisband oder ZF (z. B. 70MHz - 3GHz) in Ku-, Ka- oder V-Band-Frequenzen für die Übertragung umwandeln.
Hohe Leistungsdichte: Die Leiterplatte beherbergt einen Block-Upconverter (BUC), bei dem Leistungsverstärker (PAs) erhebliche Wärme erzeugen, was ein fortschrittliches Wärmemanagement wie Kupfer-Coins oder metallgestützte Substrate erfordert.
Strikte Signalintegrität: Sie arbeiten mit komplexen Modulationsschemata (QAM, OFDM), bei denen Phasenrauschen und Einfügedämpfung minimiert werden müssen.
Raue Umgebungen: Die Hardware wird in Außeneinheiten (ODUs) für VSAT- oder Luft- und Raumfahrtanwendungen eingesetzt, was Materialien erfordert, die über weite Temperaturbereiche stabil bleiben.

Dieser Ansatz ist wahrscheinlich übertrieben, wenn:

Nur digitale Logik: Wenn die Platine nur digitale Verarbeitung übernimmt und die HF-Umwandlung auf einem separaten Modul oder einer steckbaren Komponente erfolgt.
Niedrige Frequenz/Niedrige Leistung: Für einfache Sub-1GHz-Anwendungen mit geringer Ausgangsleistung sind Standard-FR4-Materialien und Standard-Fertigungstoleranzen oft ausreichend und kostengünstiger.
Prototyping auf Steckplatinen: Upconverter erfordern eine präzise Impedanzanpassung, die ohne ein kundenspezifisches Leiterplattenlayout nicht erreicht werden kann.

Anforderungen, die Sie vor der Angebotserstellung definieren müssen

Sobald Sie bestätigt haben, dass die Anwendung eine dedizierte Upconverter-Leiterplatte erfordert, müssen Sie präzise Spezifikationen festlegen, um später kostspielige technische Rückfragen (EQs) zu vermeiden.

Basismaterial (Laminat): Geben Sie die genaue Serie an (z. B. Rogers RO4350B, Taconic RF-35 oder Isola I-Tera). Sagen Sie nicht einfach "Hochfrequenzmaterial". Definieren Sie die erforderliche Dielektrizitätskonstante (Dk) und den Verlustfaktor (Df).
Details zum Hybrid-Lagenaufbau: Wenn ein Hybridaufbau verwendet wird (HF-Material oben, FR4 für Digital-/Leistungsschichten), geben Sie die Kompatibilität der Haftfolie (Prepreg) an, um Delamination zu verhindern.
Kupferrauheit: Fordern Sie explizit "Low Profile" oder "Very Low Profile" (VLP) Kupferfolie an. Standard-Kupferrauheit kann bei Millimeterwellenfrequenzen als Widerstand wirken (Skin-Effekt).
Impedanzkontrolle: Listen Sie spezifische Leiterbahnbreiten und -abstände für 50Ω unsymmetrische oder 100Ω differentielle Paare auf. Definieren Sie die Referenzebenen klar.
Oberflächenveredelung: Geben Sie Chemisch Nickel/Immersionsgold (ENIG) oder Immersionssilber an. Vermeiden Sie HASL, da die unebene Oberfläche die Planarität für HF-Komponenten mit feinem Raster beeinträchtigt.
Wärmemanagement: Definieren Sie Anforderungen für thermische Vias (Durchmesser, Beschichtungsdicke, Muster) oder eingebettete Kupfer-Coins, wenn die BUC-Leiterplatte Hochleistungs-GaN-Verstärker unterstützt.
Via-Struktur: Geben Sie Blind-, Buried- oder Back-Drilled-Vias klar an. Back-Drilling ist oft unerlässlich, um Stubs zu entfernen, die Signalreflexionen verursachen.
Lötstopplack: Geben Sie „LPI“ (Liquid Photoimageable) an und erwägen Sie, den Lötstopplack über Hochfrequenz-Übertragungsleitungen zu entfernen, um die dielektrischen Verluste zu reduzieren.
Maßtoleranzen: Auf der Leiterplatte gedruckte HF-Filter und Koppler erfordern engere Ätztoleranzen als Standard (z. B. ±0,5 mil statt ±1,0 mil).
Beschichtungsdicke: Geben Sie die minimale Kupferdicke in den Löchern an (normalerweise 20-25µm), um die Zuverlässigkeit während des Thermozyklierens zu gewährleisten.
Sauberkeitsstandards: Fordern Sie Ergebnisse von Tests auf ionische Verunreinigungen an, da Rückstände Leckströme oder Korrosion in externen BUC-Einheiten verursachen können.
Dokumentationsformat: Fordern Sie ODB++- oder Gerber X2-Dateien an, zusammen mit einer separaten IPC-Netzliste für den Vergleich elektrischer Tests.

Die versteckten Risiken, die das Scale-up behindern

Selbst bei perfekten Spezifikationen bergen Fertigungsrealitäten Risiken, die die Leistung einer Upconverter-Leiterplatte stillschweigend beeinträchtigen können; hier erfahren Sie, wie Sie diese erkennen und verhindern können.

Risiko: Variation des Ätzfaktors
- Warum es passiert: Wenn Kupfer weggeätzt wird, wird der Leiterbahnquerschnitt trapezförmig statt rechteckig.
- Wie man es erkennt: Impedanzmessungen (TDR) zeigen Abweichungen; die Einfügedämpfung ist höher als simuliert.
- Prävention: Fordern Sie vom Hersteller, eine „Ätzkompensation“ am Layout durchzuführen und die Leiterbahnbreite mittels Querschnittsanalyse (Mikroschliff) zu überprüfen.
Risiko: Passive Intermodulation (PIM)
Warum es passiert: Verursacht durch Nichtlinearitäten im Signalpfad, oft aufgrund von rauem Kupfer, mikroskopischer Verunreinigung im Laminat oder schlechten Lötstellen.
Wie man es erkennt: PIM-Tests (falls verfügbar) oder unerklärliche Erhöhung des Grundrauschens im Übertragungsband.
Prävention: Verwenden Sie rückseitig behandelte Folien (RTF), stellen Sie makellose Oberflächengüten sicher (Immersion Silver ist ausgezeichnet für PIM) und minimieren Sie, wenn möglich, die Verwendung von Nickel in Hochstrom-HF-Pfaden.
Risiko: Fasergeflecht-Effekt
- Warum es passiert: Das Glasgewebe im Laminat erzeugt periodische Variationen im Dk. Wenn ein Differentialpaar mit dem Gewebe ausgerichtet ist, sieht ein Leiter mehr Glas (höherer Dk) und der andere mehr Harz (niedrigerer Dk), was zu Phasenverschiebung führt.
- Wie man es erkennt: Signalverschiebung und Modenkonversionsprobleme in Hochgeschwindigkeitsdaten- oder HF-Leitungen.
- Prävention: Verwenden Sie "Spread Glass"-Typen (z.B. 1067, 1078) oder verlegen Sie Leiterbahnen in einem leichten Winkel (Zick-Zack-Routing) relativ zum Gewebe.
Risiko: CTE-Fehlanpassung in Hybrid-Lagenaufbauten
- Warum es passiert: PTFE-basierte HF-Materialien dehnen sich beim Erhitzen (Reflow oder Betrieb) anders aus als FR4. Dies beansprucht plattierte Durchkontaktierungen (PTH).
- Wie man es erkennt: Tonnenrisse in Vias oder Delamination zwischen den Schichten nach thermischer Zyklisierung.
- Prävention: Wählen Sie FR4-Materialien mit einer hohen Tg (Glasübergangstemperatur), die eng mit der Z-Achsen-Ausdehnung des HF-Materials übereinstimmen.
Risiko: Registrierungsfehler
Warum es passiert: Fehlausrichtung zwischen den Schichten während der Laminierung. Bei HF ändert sich die Impedanz der darüber liegenden Leiterbahn, wenn ein Masseausschnitt falsch ausgerichtet ist.
Wie man es erkennt: Röntgeninspektion oder unregelmäßige Impedanzergebnisse.
Prävention: Verwenden Sie "Pin Lamination" oder "Fusion Bonding" Techniken und geben Sie engere Registrierungstoleranzen an (z.B. ±3 mil).
Risiko: Feuchtigkeitsaufnahme
- Warum es passiert: Einige HF-Materialien nehmen während der Lagerung oder Verarbeitung Feuchtigkeit auf, was den Dk verändert.
- Wie man es erkennt: Leistungsdrift, nachdem die Platine Feuchtigkeit ausgesetzt war.
- Prävention: Verlangen Sie das Backen der PCBs vor dem Versand und eine vakuumversiegelte Verpackung mit Trockenmittel und Feuchtigkeitsindikatorkarten.
Risiko: Überätzung von Masseflächen
- Warum es passiert: Aggressives Ätzen zur Definition feiner Linien kann die massiven Kupferbereiche von Masseflächen reduzieren.
- Wie man es erkennt: Sichtprüfung oder erhöhter Widerstand in Masseleitungen.
- Prävention: Fügen Sie "Thieving"- oder Kupferausgleichsbereiche zum Design hinzu, um eine gleichmäßige Ätzmittelverteilung über die gesamte Platte zu gewährleisten.
Risiko: Lötstopplack-Überlappung
- Warum es passiert: Lötstopplack fließt auf Pads oder HF-Leiterbahnen, wo er nicht sein sollte.
- Wie man es erkennt: Sichtprüfung; HF-Verluste steigen aufgrund des hohen Df des Lacks.
Prävention: Strenge Lötstopplackstege und -abstände definieren; "solder mask defined" vs. "non-solder mask defined" Pads sorgfältig berücksichtigen.

Validierungsplan (was zu testen ist, wann und was "bestanden" bedeutet)

Validierungsplan (was zu testen ist, wann und was

Um diese Risiken zu mindern, ist ein strukturierter Validierungsplan unerlässlich, bevor eine vollständige Produktionscharge von Upconverter-Leiterplatten akzeptiert wird.

Ziel: Impedanzkontrolle überprüfen
- Methode: Zeitbereichsreflektometrie (TDR) an Coupons und tatsächlichen Leiterplatten (falls zugänglich).
- Abnahmekriterien: Die gemessene Impedanz muss innerhalb von ±5% oder ±10% des Ziels liegen (z.B. 50Ω ± 2.5Ω).
Ziel: Dielektrizitätskonstante des Materials bestätigen
- Methode: Stripline-Resonator-Test oder SPP-Methode (Short Pulse Propagation) an einem Testcoupon.
- Abnahmekriterien: Der effektive Dk muss dem Datenblattwert innerhalb der Materialtoleranz entsprechen (z.B. ±0.05).
Ziel: Thermische Zuverlässigkeit bewerten
- Methode: Interconnect Stress Test (IST) oder thermische Zyklen (-40°C bis +125°C, 500 Zyklen).
- Abnahmekriterien: Widerstandsänderung von Daisy-Chain-Vias < 10%; keine Delamination oder Risse im Zylinder.
Ziel: Beschichtungsintegrität prüfen
- Methode: Mikroschnittanalyse (Querschnittsanalyse) von Vias.
- Abnahmekriterien: Kupferdicke > 20µm (oder wie spezifiziert); keine Knie-Risse; gute Benetzung der Innenlagen.
Ziel: Oberflächengüte validieren
- Methode: Röntgenfluoreszenz (RFA) Messung.

Abnahmekriterien: Die Gold-/Nickel- oder Silberdicke muss den Spezifikationen IPC-4552 oder IPC-4553 entsprechen.

Ziel: Kontamination erkennen
- Methode: Ionische Kontaminationsprüfung (ROSE-Test).
- Abnahmekriterien: Kontaminationswerte < 1,56 µg/cm² NaCl-Äquivalent (oder strenger für HF).
Ziel: Maßgenauigkeit überprüfen
- Methode: KMG (Koordinatenmessgerät) oder optische Inspektion.
- Abnahmekriterien: Platinenumriss, Befestigungslöcher und Abmessungen kritischer HF-Merkmale innerhalb der Zeichnungstoleranzen.
Ziel: Lötbarkeitstest
- Methode: Tauch- und Sichtprüfung oder Benetzungsbalance-Test.
- Abnahmekriterien: > 95 % Oberflächenbedeckung mit frischem Lot; keine Entnetzung.
Ziel: Überprüfung der Einfügedämpfung
- Methode: VNA-Messung (Vektor-Netzwerkanalysator) eines Übertragungsleitungs-Testcoupons.
- Abnahmekriterien: Der Verlust pro Zoll (dB/in) darf das simulierte Budget um nicht mehr als 10-15 % überschreiten.
Ziel: Überprüfung des Lagenaufbaus
- Methode: Mikroschnittanalyse.
- Abnahmekriterien: Dielektrische Dicken und Kupfergewichte müssen der genehmigten Lagenaufbauzeichnung entsprechen.

Lieferanten-Checkliste (Angebotsanfrage + Auditfragen)

Die Validierung hängt von einem fähigen Partner ab; hier erfahren Sie, wie Sie diesen prüfen, um sicherzustellen, dass er die Komplexität einer BUC-Leiterplatte bewältigen kann.

Gruppe 1: RFQ-Eingaben (Was Sie senden)

Vollständige Gerber-Dateien (RS-274X oder X2) oder ODB++.
Fertigungszeichnung mit Lagenaufbau, Bohrtabelle und Anmerkungen.
IPC-Netzliste (IPC-356).
Materialdatenblatt oder gleichwertige "oder genehmigte" Liste.
Tabelle der Impedanzanforderungen (Lage, Leiterbahnbreite, Zielimpedanz).
Nutzenanforderungen (falls Bestückung erforderlich ist).
Besondere Anforderungen (z.B. Kantenplattierung, Senkbohrung, Back-Drill).
Erwartungen an Volumen und Lieferzeit.

Gruppe 2: Nachweis der Fähigkeiten (Was sie haben müssen)

Haben sie eine interne Laminierung für Hybridplatinen (PTFE + FR4)?
Können sie Plasmaätzen handhaben (erforderlich für die Vorbereitung der PTFE-Lochwände)?
Haben sie Laser Direct Imaging (LDI) für Feinlinienätzung (< 3 mil)?
Was ist ihr maximales Aspektverhältnis für die Plattierung (z.B. 10:1, 12:1)?
Haben sie Erfahrung mit eingebetteten Kupfermünzen für das Wärmemanagement?
Können sie TDR-Berichte für jede Lieferung bereitstellen?

Gruppe 3: Qualitätssystem & Rückverfolgbarkeit

Sind sie ISO 9001 und AS9100 (falls Luft- und Raumfahrt) zertifiziert?
Haben sie eine UL-Dateinummer für die spezifische Lagenaufbau-/Materialkombination?
Können sie eine bestimmte Platine bis zum Rohmateriallos zurückverfolgen?
Führen sie 100% AOI (Automated Optical Inspection) auf Innenlagen durch?
Haben sie ein internes Chemielabor zur Überwachung der Galvanikbäder?
Wie ist ihr Verfahren zur Handhabung von nicht konformem Material (MRB)?

Gruppe 4: Änderungskontrolle & Lieferung

Haben sie einen formalen PCN-Prozess (Product Change Notification)?
Garantieren sie, dass Materiallieferanten ohne Genehmigung nicht geändert werden?
Bieten sie "Quick Turn"-Optionen für die Prototypenentwicklung an?
Was ist ihre Standardverpackung für feuchtigkeitsempfindliche HF-Leiterplatten?
Stellen sie mit jeder Lieferung ein Konformitätszertifikat (CoC) bereit?
Können sie Pufferlager oder Konsignationslager unterstützen?

Entscheidungshilfe (Kompromisse, die Sie tatsächlich wählen können)

Die Überprüfung von Lieferanten erfordert oft das Abwägen widersprüchlicher Prioritäten. Hier sind die Kompromisse, denen Sie bei Upconverter-Leiterplatten gegenüberstehen werden.

Leistung vs. Kosten (Material):
- Wenn Sie die Signalintegrität priorisieren: Wählen Sie reines PTFE (Rogers 3000 Serie). Es bietet den geringsten Verlust, ist aber weich, schwer zu verarbeiten und teuer.
- Wenn Sie Kosten/Haltbarkeit priorisieren: Wählen Sie keramikgefüllten Kohlenwasserstoff (Rogers 4000 Serie). Er lässt sich wie FR4 verarbeiten, ist robuster, hat aber einen etwas höheren Verlust.
Lieferzeit vs. Kundenspezifischer Lagenaufbau:
- Wenn Sie Geschwindigkeit priorisieren: Verwenden Sie den "Standard"-Hochfrequenz-Lagenaufbau des Herstellers. Sie haben wahrscheinlich die Kerne und Prepregs auf Lager.
- Wenn Sie Optimierung priorisieren: Entwerfen Sie einen kundenspezifischen Lagenaufbau. Rechnen Sie mit 2-4 Wochen zusätzlicher Lieferzeit, um spezifische Laminatdicken zu bestellen.
Oberflächenveredelung (ENIG vs. Tauchsilber):
- Wenn Sie Haltbarkeit und Drahtbonden priorisieren: Wählen Sie ENIG. Es ist sehr flach und stabil.
Wenn Sie den geringsten HF-Verlust und PIM priorisieren: Wählen Sie Immersion Silver. Es enthält kein Nickel (das magnetisch und verlustbehaftet ist), aber es läuft leicht an und hat eine kürzere Haltbarkeit.
Wärmemanagement (Vias vs. Coins):
- Wenn Sie die Kosten priorisieren: Verwenden Sie dichte thermische Via-Arrays. Gut für moderate Leistung.
- Wenn Sie die Wärmeableitung priorisieren: Verwenden Sie eingebettete Kupfer-Coins. Unerlässlich für Hochleistungs-GaN-PAs, erhöht aber die Platinenkosten und -komplexität erheblich.
Lötstopplack vs. blankes Kupfer:
- Wenn Sie den Schutz priorisieren: Tragen Sie Lötstopplack über den Leiterbahnen auf.
- Wenn Sie die HF-Leistung priorisieren: Entfernen Sie den Lötstopplack von Hochfrequenz-Übertragungsleitungen. Lötstopplack erhöht den dielektrischen Verlust und variiert in der Dicke.

FAQ

F: Was ist der Unterschied zwischen einer Upconverter-Leiterplatte und einer Downconverter-Leiterplatte? A: Physikalisch sind sie sehr ähnlich und verwenden oft die gleichen Materialien. Der Hauptunterschied liegt in der Signalrichtung (ZF zu HF vs. HF zu ZF) und der Platzierung der Komponenten; Upconverter verarbeiten typischerweise höhere Leistungspegel (Sendekette) und erfordern ein robusteres Wärmemanagement.

F: Warum werden Hybrid-Stackups für Upconverter-Leiterplatten verwendet? A: Hybrid-Stackups kombinieren teure HF-Materialien (obere Schicht) mit günstigerem FR4 (innere/untere Schichten). Dies reduziert die gesamten Materialkosten und verbessert die mechanische Steifigkeit, während die HF-Leistung dort erhalten bleibt, wo es darauf ankommt.

F: Kann ich Standard-FR4 für einen Upconverter verwenden? A: Nur wenn die Ausgangsfrequenz sehr niedrig (< 1-2 GHz) und die Leiterbahnlängen kurz sind. Für Ku-Band oder Ka-Band ist FR4 zu verlustbehaftet und sein Dk zu inkonsistent.

Q: Was ist "Back Drilling" und brauche ich es? A: Back Drilling entfernt den ungenutzten Teil eines durchkontaktierten Lochs (Stub). Bei Hochgeschwindigkeits-/HF-Signalen wirken Stubs als Antennen und verursachen Reflexionen. Wenn Ihr Signal von Lage 1 zu Lage 3 geht, sollten Sie von unten bis zu Lage 3 zurückbohren.

Q: Wie gewährleistet APTPCB die Impedanzgenauigkeit? A: Wir verwenden branchenübliche Feldsolver (wie Polar Si9000), um Leiterbahnabmessungen basierend auf den tatsächlichen Materialeigenschaften und unseren Prozessätzfaktoren zu berechnen, und überprüfen dies während der Produktion mit TDR.

Q: Welches ist die beste Oberflächenveredelung für mmWave-Anwendungen? A: Tauchsilber oder OSP (Organic Solderability Preservative) sind am besten für geringe Verluste. ENIG ist akzeptabel, aber die Nickelschicht erhöht die Einfügedämpfung bei sehr hohen Frequenzen aufgrund des Skin-Effekts. ENEPIG ist ein guter Kompromiss für das Drahtbonden.

Q: Wie gebe ich die Webrichtung an? A: Sie können der Fertigungszeichnung einen Hinweis hinzufügen: "Faserrichtung des Laminats parallel zur langen Kante der Platte" oder spezifische Glasstile (wie 1067) anfordern, um den Webeffekt zu minimieren.

Q: Welche Dateien werden für eine DFM-Überprüfung benötigt? A: Gerber-Dateien (oder ODB++), Bohrerdateien und eine Stackup-Zeichnung sind das Minimum. Eine Netzliste wird dringend empfohlen, um sicherzustellen, dass die Gerbers der schematischen Absicht entsprechen.

Angebot anfordern

Bereit, von der Planung zur Produktion überzugehen? APTPCB bietet umfassende DFM-Überprüfungen, um potenzielle HF-Probleme zu erkennen, bevor die erste Platine geätzt wird.

Um das genaueste Angebot und technisches Feedback zu erhalten, bereiten Sie bitte vor:

Gerber-Dateien (RS-274X oder X2)
Fertigungszeichnung (PDF) mit Lagenaufbau- und Materialhinweisen
Menge und Lieferzeit Anforderungen

Klicken Sie hier, um ein Angebot und eine DFM-Überprüfung anzufordern – Unser Ingenieurteam analysiert Ihre Daten hinsichtlich Fertigbarkeit und Kostenoptimierung.

Fazit

Die Beschaffung einer zuverlässigen Upconverter-Leiterplatte ist mehr als nur die Suche nach einem Anbieter, der Rogers-Material auf Lager hat. Es erfordert einen Partner, der die Physik von HF-Signalen versteht – wie die Kupferrauheit die Einfügedämpfung beeinflusst, wie Ätztoleranzen die Impedanz beeinflussen und wie das Wärmemanagement die Langlebigkeit des Verstärkers gewährleistet. Durch die Definition klarer Anforderungen, das Verständnis der verborgenen Risiken von Hybrid-Stackups und die Durchsetzung eines strengen Validierungsplans können Sie Ihre HF-Hardwareproduktion mit Zuversicht skalieren. Ob für Satelliten-Uplinks oder 5G-Infrastruktur, APTPCB ist darauf ausgelegt, die Präzision zu liefern, die Ihre Signalkette erfordert.