Via Plating Squeeze: Fertigungsspezifikationen, Prozessschritte & Fehlerbehebungsanleitung

Via-Plating-Squeeze Kurzantwort (30 Sekunden)

Der Via-Plating-Squeeze bezeichnet den kritischen Fertigungsschritt in der Via-in-Pad Plated Over (VIPPO)-Technologie, bei dem Harz oder leitfähige Paste unter Druck (gepresst) in den Via-Barrel gefüllt, ausgehärtet und anschließend überplattiert wird, um eine ebene Lötfläche zu schaffen.

Kernfunktion: Verhindert Lotdiebstahl und Lufteinschlüsse während des Reflow-Lötens bei der Bestückung.
Kritische Spezifikation: Die "Delle" auf dem verschlossenen Via muss typischerweise < 1 mil (25µm) betragen, um die BGA-Koplanarität zu gewährleisten.
Prozessgrenze: Am effektivsten für Aspektverhältnisse unter 10:1; höhere Verhältnisse bergen das Risiko einer unvollständigen Füllung (Hohlräume).
Materialwahl: Nichtleitendes Epoxidharz wird für die "Squeeze"-Füllung bevorzugt, um den Wärmeausdehnungskoeffizienten (WAK) des Laminats anzupassen und Spannungsrisse zu reduzieren.
Validierung: Querschnittsanalyse und Röntgenprüfung sind zwingend erforderlich, um das Fehlen von Hohlräumen im Stopfen zu überprüfen.
Kostenfaktor: Erhöht die Kosten für die Rohplatine um ca. 15–25 % aufgrund zusätzlicher Bohr-, Plattierungs-, Füll- und Planarisierungszyklen.

Wann der Via-Plating-Squeeze angewendet wird (und wann nicht)

Das Verständnis, wann der Via-Plating-Squeeze-Prozess eingesetzt werden sollte, stellt sicher, dass Sie Kosten, Signalintegrität und Bestückungsausbeute in Einklang bringen.

Anwendbar (Für Zuverlässigkeit erforderlich):

Fine-Pitch-BGAs: Wenn der Bauteil-Pitch < 0,5 mm beträgt, gibt es keinen Platz für Dog-Bone-Fanouts; Vias müssen direkt im Pad platziert werden.
High-Density Interconnect (HDI): Wesentlich zur Maximierung des Routing-Platzes auf Innenlagen durch Stapeln von Vias.
Wärmemanagement: Verwendung von leitfähiger Pastenfüllung für thermische Vias unter Kühlkörpern (obwohl Münzeinbettung oft überlegen ist).
Hochfrequenzdesigns: Reduziert die Induktivität durch Verkürzung des Signalpfads direkt vom Bauteilpin zur Innenlage.

Nicht zutreffend (Kosten sparen):

Standard-Durchsteckkomponenten: Abdecken (Tenting) oder einfache Maskierung ist ausreichend.
SMT mit geringer Dichte: Wenn Platz für ein Dog-Bone-Fanout (Via neben Pad) vorhanden ist, ist Standard-Tenting 20 % billiger und risikoärmer.
Große Vias (> 0,5 mm): Das Einpressen von Paste in große Löcher neigt zum Absacken und zu großen Dellen; diese sollten abgedeckt oder mit Lötstopplack (LPI) verschlossen werden, falls akzeptabel.
Prototypen mit lockeren Toleranzen: Wenn die BGA-Ebenheit nicht kritisch ist, könnte eine Standard-LPI-Verstopfung (Typ VI) ohne den vollständigen Kupferkappen-Plattierungszyklus ausreichen.

Regeln und Spezifikationen für die Via-Plattierungsfüllung (Schlüsselparameter und Grenzen)

Um sicherzustellen, dass die Via-Plattierungsfüllung eine zuverlässige Verbindung ergibt, müssen Ingenieure spezifische Parameter in den Fertigungsnotizen definieren.

Regel	Empfohlener Wert/Bereich	Warum es wichtig ist	Wie zu überprüfen	Wenn ignoriert
Via-Durchmesser	0,2 mm – 0,5 mm	Zu klein = schwer zu füllen; Zu groß = Paste sackt ab (Dellen).	Bohrdateiprüfung	Unvollständige Füllung oder starke Dellenbildung.
Aspektverhältnis	< 8:1 (Ideal), Max 10:1	Hohe Verhältnisse verhindern, dass der "Quetsch"-Druck die Mitte erreicht.	Stapelanalyse	Eingeschlossene Lufteinschlüsse (Blaslöcher).
Stopfenmaterial	Nichtleitendes Epoxidharz (z.B. Taiyo THP-100)	Passt besser zum CTE von FR4 als leitfähige Paste; verhindert Risse im Zylinder.	Materialdatenblatt	Z-Achsen-Ausdehnungsrisse während des Reflow-Lötens.
Kappenplattierung	> 12µm (Klasse 2), > 20µm (Klasse 3)	Bietet mechanische Festigkeit für die Kappe über dem Stopfen.	Querschnitt (Mikroschliff)	Kappe kollabiert oder reißt während des Lötens.
Grübchentiefe	< 25µm (1 mil)	Tiefe Grübchen schließen Flussmittel oder Luft ein, was zu Hohlräumen in BGA-Lötstellen führt.	Profilometer / 3D-Scan	Offene BGA-Lötstellen oder Zuverlässigkeitsfehler.
Ummantelungsplattierung	> 25µm (Knie-Dicke)	Gewährleistet die Verbindung zwischen Oberfläche und Zylinder während der Ausdehnung.	Querschnitt	Eckrisse (intermittierende Unterbrechungen).
Planarisierung	< 5µm Rauheit	Die Oberfläche muss für nachfolgende Plattierungsschritte eben sein.	Sichtprüfung / Taktile Prüfung	Schlechte Haftung der Endoberfläche.
Einbrennzyklus	150°C für 60 Min. (typ.)	Härtet den Stopfen vollständig aus, um Ausgasung zu verhindern.	TGA / DSC-Analyse	"Popcorning" oder Delamination.
Bohrgenauigkeit	+/- 3 mil Toleranz	Dezentrierte Bohrungen beeinträchtigen den für die Kappe benötigten Ring.	Röntgenausrichtungsprüfung	Ausbruch, offene Stromkreise.
Inspektion	100% IPC Klasse 3	Gewährleistet die innere Integrität der Füllung.	AOI-Inspektion	Feldausfälle aufgrund versteckter Hohlräume.

Implementierungsschritte für das Via-Plating-Squeeze (Prozesskontrollpunkte)

Die Durchführung des Via-Plating-Squeeze erfordert eine spezifische Abfolge, die sich von der Standard-Leiterplattenfertigung unterscheidet.

Primärbohren: Bohren Sie die Durchgangslöcher oder Sacklöcher, die gefüllt werden müssen.
Entschmieren & Chemisch Kupfer: Reinigen Sie die Löcher und tragen Sie eine dünne Keimschicht aus Kupfer auf, um die Zylinderwand leitfähig zu machen.
Mustergalvanisierung (Flash): Galvanisieren Sie die Zylinderwand auf die erforderliche Dicke (üblicherweise 0,5–1,0 mil), um die elektrische Konnektivität vor dem Füllen sicherzustellen.
Das "Squeeze" (Via-Füllung):
- Aktion: Verwenden Sie einen spezialisierten Siebdrucker oder eine Vakuum-Stopfmaschine, um hochviskoses Epoxidharz in die Vias zu pressen.
- Parameter: Vakuumunterstützung ist entscheidend, um Luft abzusaugen, bevor die Paste eindringt.
- Prüfung: Überprüfen Sie, ob die Paste auf der gegenüberliegenden Seite austritt, um eine vollständige Säulenfüllung zu gewährleisten.
Backen/Aushärten: Thermische Aushärtung der Stopftinte. Dies muss langsam erfolgen, um das Einschließen von Lösungsmitteln zu vermeiden.
Planarisierung (Schrubben): Mechanisches Abschleifen der Oberfläche, um überschüssige Paste (Überlastung) zu entfernen und sie mit der Kupferoberfläche zu nivellieren.
Kappenplattierung (POFV): Tragen Sie eine zweite Schicht Kupferplattierung über dem gefüllten und planaren Via auf. Dies versiegelt den Stopfen und erzeugt das "Pad" für die Via-in-Pad-Fertigung.
Endgültiges Ätzen: Definieren Sie die äußere Lagenverdrahtung.
Oberflächenveredelung: Tragen Sie ENIG, OSP oder Immersion Silver auf die flachen, plattierten Pads auf.

Fehlerbehebung beim Via-Plating-Squeeze (Fehlermodi und Korrekturen)

Selbst bei präzisen Spezifikationen kann der Via-Plating-Squeeze-Prozess fehlschlagen, wenn die Prozesskontrollen abweichen.

1. Dellen (Vertiefungen im Pad)

Symptom: Die Kupferkappe taucht in das Loch ein und erzeugt eine konkave Oberfläche.
Ursache: Pastenschrumpfung während der Aushärtung oder unzureichender "Squeeze"-Druck während des Füllens.
Behebung: Verwenden Sie Tinte mit geringer Schrumpfung; optimieren Sie die Planarisierung, um vor dem Aushärten etwas mehr Material zu belassen.
Vorbeugung: Geben Sie die maximale Dellentiefe (z. B. 0,5 mil) in den Fertigungsnotizen an.

2. Hohlräume im Stopfen (Luftblasen)

Symptom: Im Röntgenbild oder Querschnitt sichtbar; Lufteinschlüsse in der Epoxidharzsäule.
Ursache: Hohes Aspektverhältnis verhindert den Fluss; Mangel an Vakuum während des Füllprozesses.
Risiko: Die Luft dehnt sich während des Reflows aus, wodurch der Zylinder reißt oder die Kappe platzt (Ausgasung).
Behebung: Reduzieren Sie das Aspektverhältnis oder wechseln Sie zu vakuumunterstütztem Verstopfen.

3. Kappenablösung (Blasenbildung)

Symptom: Die plattierte Kupferkappe löst sich vom Epoxidharzstopfen.
Ursache: Schlechte Planarisierung (glatte Oberfläche) oder mangelnde chemische Aufrauung vor der Kappenplattierung.
Behebung: Sicherstellen einer ordnungsgemäßen "De-Smear"-Behandlung oder chemischen Texturierung des ausgehärteten Epoxidstopfens vor der Plattierung.

4. Lötdochtwirkung (Lötzinnentzug)

Symptom: Lötzinn fließt während der Montage in das Via ab und hinterlässt den Bauteilanschluss trocken.
Ursache: Unvollständige Kappenplattierung (Nadellöcher) oder vollständiges Überspringen des Füllprozesses.
Behebung: Überprüfen Sie die Dicke und Integrität der Kappenplattierung mithilfe von AOI-Datenanalyse und Gegenlichtprüfung.

5. Risse im Zylinder

Symptom: Zeitweise elektrische Unterbrechungen nach thermischer Zyklisierung.
Ursache: CTE-Fehlanpassung (Wärmeausdehnungskoeffizient) zwischen dem Stopfenmaterial und dem Kupfer/Laminat.
Behebung: Verwenden Sie "CTE-angepasste" Stopfenpasten (typischerweise nicht leitend) anstelle von leitfähigen Silberpasten, die starr und spröde sind.

So wählen Sie die Via-Plattierungsfüllung (leitfähig vs. nicht leitfähig)

Die Wahl des richtigen Materials für den Füllprozess ist ein häufiges "Wie wähle ich"-Dilemma für Ingenieure.

Nicht leitfähige Füllung (Standardwahl)

Vorteile: Passt zum CTE von FR4 (ca. 30-50 ppm/°C); hochzuverlässig; günstiger.
Nachteile: Leitet selbst weder Wärme noch Elektrizität (das übernimmt der Kupferzylinder).
Fazit: Für 95 % der Signal- und Leistungs-Vias verwenden. Die Kupferplattierung an der Zylinderwand bietet ausreichende Leitfähigkeit.

Leitfähige Füllung (Silber-/Kupferpaste)

Vorteile: Etwas geringerer Wärmewiderstand (geringfügiger Vorteil).
Nachteile: Hohe CTE-Fehlanpassung (Rissgefahr); teuer; geringere Zuverlässigkeit bei thermischer Wechselbeanspruchung.
Fazit: Selten empfohlen. Für hohe Wärmeentwicklung verwenden Sie thermische Via-Arrays mit nichtleitender Füllung oder eingebetteten Kupfermünzen.

Häufig gestellte Fragen zur Via-Verfüllung (Kosten, Lieferzeit, DFM-Dateien, Lagenaufbau, Impedanz, Dk/Df)

F: Beeinflusst die Via-Verfüllung die Impedanz? A: Minimal. Die Dielektrizitätskonstante des Verfüllharzes ist normalerweise ähnlich der von FR4 (Dk ~3,5–4,0). Die Entfernung des Luftzylinders (Dk=1,0) im Via erhöht jedoch die Kapazität geringfügig, was in Hochgeschwindigkeits-Leiterplatten-Simulationen modelliert werden sollte.

F: Kann ich einen Testpunkt auf einem gefüllten Via platzieren? A: Ja. Da das Via verschlossen und flach plattiert ist, verhält es sich genau wie ein oberflächenmontiertes Pad. Dies ist ideal für den Zugang zu ICT-Fixtures mit hoher Dichte.

F: Welchen Mindestring benötigt man für VIPPO? A: Sie benötigen typischerweise einen minimalen Annularring von 3–4 mil (0,075 mm – 0,1 mm), um sicherzustellen, dass die Kappenplattierung eine solide Kupferbasis zum Verankern hat.

F: Wie viel zusätzliche Lieferzeit verursacht dieser Prozess? A: Rechnen Sie mit zusätzlichen 1–2 Tagen. Die Abfolge "Bohren -> Plattieren -> Füllen -> Aushärten -> Planarisieren -> Kappenplattieren" ist im Vergleich zum Standard "Bohren -> Plattieren -> Ätzen" zeitintensiv.

F: Ist "Harzauspressung" dasselbe? A: Nein. Harzaustritt (Resin squeeze out) bezieht sich normalerweise auf das Austreten von Prepreg-Harz aus der Platinenkante während der Laminierung. Via Plating Squeeze bezieht sich auf das absichtliche Füllen des Lochs.

Ressourcen für Via Plating Squeeze (verwandte Seiten und Tools)

Leiterplattenfertigungsprozess: Sehen Sie, wo die Via-Füllung in den Gesamtfluss passt.
DFM-Richtlinien: Laden Sie Designregeln für Pad-Größen und Via-Einschränkungen herunter.
HDI-Leiterplattenfähigkeiten: Erweiterte Spezifikationen für Microvias und VIPPO.

Via Plating Squeeze Glossar (Schlüsselbegriffe)

Begriff	Definition
VIPPO	Via-in-Pad Plated Over. Der Standardbegriff der Industrie für gefüllte und abgedeckte Vias.
Aspektverhältnis	Das Verhältnis von Leiterplattendicke zu Via-Durchmesser. Entscheidend für die Bestimmung der Füllbarkeit.
Delle	Die leichte Vertiefung, die nach dem Abdecken auf der Via-Oberfläche verbleibt. Muss für die BGA-Zuverlässigkeit minimiert werden.
Planarisierung	Der mechanische Schleifprozess, um den ausgehärteten Harzstopfen mit der Kupferoberfläche zu nivellieren.
Ausgasung	Die Freisetzung von eingeschlossenem Gas aus einem Via während des Lötens, was zu Lunkern in der Lötstelle führt.
LPI-Verstopfung	Liquid Photoimageable Maskenverstopfung. Eine günstigere Alternative zur Harzfüllung, aber nicht zum Überplattieren geeignet.
WAK	Wärmeausdehnungskoeffizient. Ein Maß dafür, wie stark sich das Material bei Erwärmung ausdehnt.
Lotentzug	Wenn Lot in ein ungefülltes Via sickert und nicht genügend Lot für die Bauteilverbindung übrig bleibt.
Überstand	Das überschüssige Kupfer oder Harz, das vor der Planarisierung über die Oberfläche hinausragt.
Maskierung	Abdecken eines Vias mit Lötstopplack, ohne es zu füllen. Nicht geeignet für Via-in-Pad.

Angebot für Via-Verfüllung anfordern (DFM-Überprüfung + Preisgestaltung)

Bereit, die Via-in-Pad-Technologie zu implementieren? APTPCB (APTPCB PCB Factory) ist spezialisiert auf die Herstellung hochzuverlässiger VIPPO mit strenger Kontrolle über die Dimpeltiefe und die Integrität der Beschichtung.

Für eine genaue DFM-Überprüfung und ein Angebot geben Sie bitte an:

Gerber-Dateien: RS-274X-Format bevorzugt.
Fertigungszeichnung: Geben Sie "Via-in-Pad" oder "IPC-4761 Typ VII" deutlich an.
Lagenaufbau: Fügen Sie Schichtdicke und Materialanforderungen hinzu.
Menge: Prototypen- vs. Serienfertigungsmengen.

Fazit: Nächste Schritte bei der Via-Verfüllung

Der Prozess der Via-Verfüllung ist das Rückgrat des modernen hochdichten Leiterplattendesigns und ermöglicht es, Komponenten direkt über Verbindungen zu platzieren, ohne die Bestückungsausbeute zu beeinträchtigen. Durch die Kontrolle des Füllmaterials, des Aspektverhältnisses und der Planarisierungsschritte können Ingenieure Lotentzug eliminieren und perfekt ebene Pads für Fine-Pitch-BGAs gewährleisten. Bei APTPCB setzen wir strenge Querschnittsverifizierungen und AOI-Prüfungen durch, um sicherzustellen, dass jedes gefüllte Via die Zuverlässigkeitsstandards der Klasse 3 erfüllt.