Inhalt
- Highlights
- PCB-Kosten senken ohne Yield-Verlust: Definition und Umfang
- PCB-Kosten senken ohne Yield-Verlust: Regeln und Spezifikationen
- PCB-Kosten senken ohne Yield-Verlust: Umsetzungsschritte
- PCB-Kosten senken ohne Yield-Verlust: Troubleshooting
- 6 wichtige Regeln zum Kostensenken ohne Yield-Verlust
- FAQ
- Angebot / DFM-Review fuer Kostensenkung ohne Yield-Verlust anfragen
- Fazit
Wer PCB-Kosten senken will, ohne den Yield zu opfern, muss Design, Material und Fertigungsgrenzen gemeinsam betrachten. Es geht nicht darum, an Qualitaet zu sparen, sondern unnötige Spezifikationen zu entfernen, die Preis treiben, aber weder Performance noch Zuverlaessigkeit verbessern.
Quick Answer
Um PCB-Kosten ohne Yield-Verlust zu senken, sollte das Layout moeglichst in der Standardfaehigkeit der Fertigung bleiben.
- Material standardisieren: FR4 TG150 bis TG170 verwenden, solange keine RF- oder High-Speed-Anforderung dagegen spricht.
- Panelisierung optimieren: Mehr als 80 % Materialausnutzung anstreben.
- Bohrgroessen konsolidieren: Weniger Werkzeugwechsel bedeuten weniger CNC-Zeit.
- Toleranzen entspannen: Wo moeglich statt +/- 0,05 mm lieber +/- 0,10 mm.
- HDI vermeiden: Blind und Buried Vias fuehren zu zusaetzlichen Laminationszyklen.
- DFM pruefen: Vor dem Angebot Cost Driver wie <4 mil Trace/Space identifizieren.
Highlights
- Materialausnutzung: Schlechte Panelausnutzung ist oft der groesste versteckte Kostentreiber.
- Lagenzahl: Weniger Lagen sparen nur dann, wenn dafuer keine teuren HDI-Loesungen noetig werden.
- Surface Finish: ENIG ist plan und robust, OSP oder HASL aber meist guenstiger.
- Via-Management: Ein vernuenftiges Aspect Ratio verhindert teure Plattierungsprobleme.
PCB-Kosten senken ohne Yield-Verlust: Definition und Umfang
Der Preis einer PCB entsteht aus Materialkosten, Prozesskosten und Yield-Verlusten. Viele Entwickler schauen zuerst nur auf die Platinenflaeche. Das reicht nicht. Eine kleinere Platine ist nicht automatisch billiger, wenn dafuer 3-mil-Leiterbahnen, Microvias oder Sondertoleranzen benoetigt werden.
Echte Kostensenkung entsteht dort, wo das Design im wirtschaftlichen Sweet Spot der Fertigung bleibt. Eine standardisierte FR4-PCB mit 5-mil-Leiterbahnen ist deutlich guenstiger als ein 3-mil-Layout, weil der Prozess stabiler und der Yield hoeher ist. Dasselbe gilt fuer den Stackup: 4 Lagen sind Standard, ungerade Lagenzahlen erhoehen dagegen das Risiko von Verzug.
Technische Entscheidung → praktische Auswirkung
| Hebel / Spezifikation | Praktische Auswirkung (Yield/Kosten/Zuverlaessigkeit) |
|---|---|
| Panelausnutzung | Hoher Einfluss. Schlechte Ausnutzung bedeutet bezahlten Materialverlust. |
| Via-Technologie | Kritischer Kostentreiber. Blind/Buried Vias bedeuten zusaetzliche Laminationszyklen. |
| Trace / Space | Yield-Treiber. Unter 3,5 mil sinkt die Prozessrobustheit deutlich. |
| Surface Finish | Kosten vs. Assembly. HASL ist guenstig, ENIG ist plan, aber teurer. |
| Bohranzahl und Drill Size | Maschinenzeit. Viele oder sehr kleine Bohrungen erhoehen CNC-Zeit und Werkzeugverschleiss. |
PCB-Kosten senken ohne Yield-Verlust: Regeln und Spezifikationen
| Regel | Empfohlener Wert | Warum das wichtig ist | Wie pruefen |
|---|---|---|---|
| Min Trace / Space | ≥ 5 mil / 5 mil | Unter 4 mil wird der Aetzprozess deutlich anspruchsvoller. | DRC im CAD laufen lassen. |
| Min Mechanical Drill | ≥ 0,25 mm | Kleine Bohrer brechen leichter und kosten mehr Maschinenzeit. | Drill-Tabelle im CAM pruefen. |
| Annular Ring | ≥ 5 mil | Verhindert Breakout bei leichter Bohrtoleranz. | Pad- und Lochdurchmesser vergleichen. |
| Layer Count | Gerade Zahlen | Ungerade Layerzahlen foerdern asymmetrischen Verzug. | PCB Stackup pruefen. |
| Board Thickness | 1,6 mm | Sonderdicken sind teurer in Material und Handling. | Board-Eigenschaften pruefen. |
| Copper Weight | 1 oz | Dickes Kupfer verlangt mehr Aetzzeit und groessere Abstaende. | Nur bei echtem Strombedarf erhoehen. |
PCB-Kosten senken ohne Yield-Verlust: Umsetzungsschritte
Implementierungsprozess
Schritt-fuer-Schritt-Vorgehen
Mit dem einfachsten Stackup starten, der die elektrischen Anforderungen noch sicher erfuellt.
Bauteile so platzieren, dass Leitungslängen, Lagenwechsel und Via-Bedarf sinken.
Abmessungen an Standard-Nutzen ausrichten, um moeglichst viele Boards pro Panel unterzubringen.
Unnoetige Sonderprozesse wie Hard Gold, Carbon Ink oder Peelable Mask streichen.
PCB-Kosten senken ohne Yield-Verlust: Troubleshooting
1. Verzug und Bowing
Problem: Asymmetrischer Stackup oder entfernte Kupferflaechen fuehren im Reflow zu Verzug.
Fix: Symmetrischen Aufbau und Kupferausgleich auf freien Flaechen beibehalten.
2. Solder-Mask-Misalignment
Problem: Sehr schmale Maskenstege auf Standardboards sind prozesskritisch.
Fix: Wo moeglich Gang Relief nutzen oder Pad-Abstaende vergroessern.
3. Schlechte Via-Plattierung
Problem: Kleine Vias auf dicken Platinen erzeugen ein zu hohes Aspect Ratio.
Fix: Aspect Ratio fuer Standardboards moeglichst unter 8:1 halten.
Weitere Details finden Sie in unseren DFM-Richtlinien.
6 wichtige Regeln zum Kostensenken ohne Yield-Verlust
| Regel / Richtlinie | Warum sie zaehlt | Zielwert / Aktion |
|---|---|---|
| Laminat standardisieren | Standardmaterial ist schneller verfuegbar und guenstiger. | FR4 TG150 |
| Panelausnutzung maximieren | Wenig Ausnutzung bedeutet bezahlten Verschnitt. | >80 % |
| Bohrgroessen konsolidieren | Jeder Werkzeugwechsel kostet CNC-Zeit. | <10 Groessen |
| Blind/Buried Vias vermeiden | Mehr Laminationszyklen treiben Kosten stark nach oben. | Nur Through-Hole |
| Toleranzen entspannen | Sehr enge Toleranzen kosten mehr Prozesszeit. | +/- 0,10 mm |
| Surface Finish sinnvoll waehlen | Gold ist teuer, wenn Planaritaet nicht zwingend noetig ist. | HASL oder OSP |
FAQ
Q: Spart eine geringere Lagenzahl immer Geld?
A: Nicht immer. Wenn dafuer HDI oder extrem feines Routing noetig wird, steigen die Kosten wieder.
Q: Ist OSP billiger als ENIG?
A: Ja. OSP ist guenstiger, aber empfindlicher beim Lagern und Handhaben.
Q: Wie beeinflusst die Menge den Stueckpreis?
A: In der Serienfertigung verteilen sich hohe Setup-Kosten auf viele Einheiten.
Q: Spart eine nicht rechteckige Form Geld?
A: Meist nicht, weil rechteckige Boards am effizientesten panelisiert werden.
Angebot / DFM-Review fuer Kostensenkung ohne Yield-Verlust anfragen
Fuer ein belastbares Angebot senden Sie:
- Gerber Files: vorzugsweise RS-274X.
- Drill File: Excellon mit Werkzeugliste.
- Stackup-Diagramm: Layer-Reihenfolge und Kupfergewicht.
- Fabrication Drawing: Farbe, Finish und Toleranzen.
- Mengen: Prototyp oder Serie.
Fazit
PCB-Kosten zu senken ohne Yield-Verlust heisst, intelligenter zu entwickeln: Standardprozesse nutzen, Material besser auslasten und unnoetige Komplexitaet vermeiden. Wer die Grundregeln fuer Trace Width, Drill Size und Stackup einhaelt, erreicht einen zuverlaessigen, wirtschaftlichen Fertigungsprozess.