Machine-Vision-Kameras erfassen Bilder für automatisierte Inspektion, Führung und Messtechnik bei Bildraten von wenigen Hz bis zu mehreren Tausend Bildern pro Sekunde. Die Leiterplatte muss Bildsensoren anbinden, Gigabytes an Bilddaten pro Sekunde verarbeiten und übertragen und auf externe Trigger mit Genauigkeit im Mikrosekundenbereich reagieren – und das alles innerhalb der thermischen und mechanischen Grenzen kompakter Kameragehäuse.
Dieser Leitfaden erläutert die PCB-Designaspekte, die Leistung und Zuverlässigkeit von Machine-Vision-Kameras im industriellen Einsatz maßgeblich bestimmen.
In diesem Leitfaden
- Auslegung der Bildsensorschnittstelle
- High-Speed-Datenpfadarchitektur
- Trigger und Synchronisation
- Stromversorgung der Sensoren
- Wärmemanagement in kompakten Gehäusen
- Implementierung industrieller Schnittstellen
Auslegung der Bildsensorschnittstelle
CMOS-Bildsensoren geben Daten über parallele LVDS-Schnittstellen, MIPI CSI-2 oder Sub-LVDS mit Datenraten im Multi-Gigabit-Bereich aus. Die PCB-Schnittstelle muss die Signalintegrität vom Sensor bis zum FPGA oder Prozessor durch Routing mit kontrollierter Impedanz und enger Längenanpassung sichern.
LVDS-Sensorschnittstellen nutzen mehrere differentielle Paare, die Takt und Daten mit 200 Mbit/s bis 1 Gbit/s pro Lane übertragen. Der Versatz zwischen Daten-Lanes und Takt beeinflusst unmittelbar die Zuverlässigkeit der Datenerfassung – typische Vorgaben begrenzen den Lane-zu-Lane-Skew auf 0,1 UI (Unit Interval), was bei Hochgeschwindigkeitsschnittstellen einer Leiterbahnlängenanpassung im Bereich weniger Millimeter entspricht.
MIPI-CSI-2-Schnittstellen bieten standardisierte Verbindungen mit hoher Bandbreite, verlangen aber besondere Sorgfalt bei Impedanzkontrolle und Terminierung. Zu den High-Speed-PCB-Techniken für diese Schnittstellen zählen kontrolliertes Impedanzrouting, sauber ausgelegte Via-Übergänge und eine durchgängige Rückstromführung.
Anforderungen an die Sensorschnittstelle
- Impedanzkontrolle: 100 Ω differentiell für LVDS; 85-100 Ω differentiell für MIPI CSI-2 je nach Versionsstand der Spezifikation.
- Längenanpassung: Intra-Pair-Matching innerhalb von 2 mil; Lane-zu-Lane-Matching nach den Timing-Vorgaben des Sensors.
- Referenzebenen: Durchgehende Referenzebenen unter High-Speed-Leiterbahnen; kontrollierte Via-Übergänge.
- Terminierung: On-Die-Terminierung ist bei Sensoren verbreitet; externe Terminierung nur, wenn die Schnittstellenspezifikation sie verlangt.
- Leistungsfilterung: Analoge und digitale Sensorversorgungen getrennt führen und passend filtern.
- Sensormontage: Kontrollierte Ausrichtung von Sensor und Leiterplatte für optische Präzision.
High-Speed-Datenpfadarchitektur
Bilddaten fließen vom Sensor über die FPGA-Verarbeitung zur Ausgangsschnittstelle mit dauerhaft mehreren Gigabit pro Sekunde. Ein 5-Megapixel-Sensor mit 100 fps und 10 Bit Farbtiefe erzeugt kontinuierlich 5 Gbit/s Daten. Die Datenpfade auf der Leiterplatte müssen diese Bandbreite tragen, ohne thermische Probleme oder Beeinträchtigungen der Signalintegrität zu verursachen.
Bei der Auswahl des FPGA sind I/O-Bandbreite, Verarbeitungsressourcen und Leistungsaufnahme gegeneinander abzuwägen. Serielle Hochgeschwindigkeits-Transceiver mit 5-10 Gbit/s pro Kanal übernehmen Camera Link-, CoaXPress- oder 10GigE-Ausgänge. Der Mehrlagen-PCB-Lagenaufbau muss mehrere High-Speed-Schnittstellen unterstützen, Übersprechen beherrschbar halten und zugleich die Impedanzkontrolle sichern.
Speicherschnittstellen für Framebuffer bringen zusätzliches High-Speed-Routing ins Design. DDR3-/DDR4-Schnittstellen erfordern hohe Sorgfalt bei der Timing-Abstimmung, während neuere HyperRAM- oder LPDDR4x-Optionen für viele Anwendungen einfacheres Routing bei ausreichender Bandbreite ermöglichen.
Datenpfaddesign
- FPGA-I/O-Planung: Zusammengehörige Schnittstellen in derselben FPGA-Bank gruppieren; Stromversorgungen nach den Anforderungen der jeweiligen Bank auslegen.
- Speicherschnittstelle: DDR-Timing-Vorgaben bestimmen Lagenzuordnung und Routing-Regeln der Leiterplatte.
- High-Speed-Routing: Microstrip für das Top-Layer-Routing; Stripline für Innenlagen mit kontrollierter Kopplung.
- Via-Übergänge: Backdrilled Vias oder Blind-/Buried-Vias minimieren Stubs bei Multi-Gigabit-Signalen.
- Power Integrity: Das PDN-Design muss transiente Stromanforderungen von FPGA und Speicher abdecken.
- Crosstalk-Budget: Abstände und Abschirmung halten Übersprechen unterhalb der Rauschgrenzen der Schnittstelle.
Trigger und Synchronisation
Machine-Vision-Anwendungen verlangen häufig ein präzises Timing zwischen Bildaufnahme und externen Ereignissen – etwa Stroboskoplicht, Werkstückposition oder Befehlen der Bewegungssteuerung. Die Kamera muss auf Trigger-Eingänge mit bekannter, minimaler Latenz reagieren und gegebenenfalls mehrere Kameras für Stereo- oder Mehrbildansichten synchronisieren.
Die Trigger-Eingangsschaltungen müssen das in Fertigungsumgebungen übliche elektrische Rauschen unterdrücken und gleichzeitig schnell ansprechen. Eine Optokoppler-Isolation schützt die Kameraelektronik, fügt jedoch eine Laufzeitverzögerung hinzu; digitale High-Speed-Isolatoren reagieren schneller, wenn galvanische Trennung erforderlich ist. Die Eingangsfilterung muss gültige Triggerflanken passieren lassen und Störungen zuverlässig zurückweisen.
Die Framesynchronisation zwischen mehreren Kameras erfolgt über Hardware-Triggerverteilung oder IEEE 1588/PTP. Um saubere Taktsignale und kurze Escape-Routen rund um Fine-Pitch-PHYs und Steckverbinder zu erreichen, profitieren viele Designs von HDI-PCB-Fertigung.
Triggersystemdesign
- Eingangseigenschaften: Ein Eingangsbereich von 5-24 V ist typisch für industrielle Kompatibilität; die Flankenpolarität sollte konfigurierbar sein.
- Entprellung: Hardware- oder Firmware-Entprellung unterdrückt Kontaktprellen ohne unnötige Verzögerung.
- Latenzspezifikation: Trigger-zu-Exposure-Latenz mit Jitter-Angabe dokumentieren.
- Isolationsoptionen: Optokoppler oder digitaler Isolator zum Schutz vor Erdschleifen.
- Strobe-Ausgang: Synchronisierter Strobe-Triggerausgang mit programmierbarem Timing-Offset.
- Multi-Kamera-Sync: Hardware-Triggerverteilung oder Korrelation über PTP-Zeitstempel.
Stromversorgung der Sensoren
Die Stromversorgungen des Bildsensors beeinflussen die Bildqualität unmittelbar. Rauschen auf analogen Versorgungsschienen zeigt sich als Fixed-Pattern-Noise im aufgenommenen Bild; Welligkeit bei bestimmten Frequenzen erzeugt sichtbare Banding-Artefakte. Die Stromverteilung auf der Leiterplatte muss deshalb saubere und stabile Versorgungsspannungen bereitstellen, um die Sensorspezifikationen zu erreichen.
Große Bildsensoren verbrauchen 1-3 W und erzeugen dadurch lokale Erwärmung, die Dunkelstrom und Rauschverhalten beeinflusst. Die Einschaltreihenfolge gemäß Herstellervorgaben muss exakt eingehalten werden – eine falsche Sequenzierung kann Sensoren beschädigen oder Latch-up auslösen. Das Leistungsdesign muss daher sowohl Qualitäts- als auch Sequenzierungsanforderungen erfüllen.
Power-over-Ethernet-(PoE-)Kameras beziehen ihre Betriebsleistung über die Ethernet-Verbindung, sodass separate Stromleitungen entfallen. Die Leiterplatte muss dafür eine PoE-PD-Schaltung (Powered Device) mit isolierter DC-DC-Wandlung enthalten, um die Anforderungen an die Sensorversorgung zu erfüllen.
Leistungsdesign für Bildsensoren
- Versorgungsrauschen: Analoge Versorgungen erfordern <10 mVpp Welligkeit; für wissenschaftliche Kameras gelten oft noch strengere Vorgaben.
- LDO vs. Switching: LDOs liefern geringeres Rauschen; Schaltregler sind mit ausreichender Filterung akzeptabel.
- Sequenzierung: Einschaltsequenz gemäß Sensordatenblatt; bei komplexen Anforderungen monitorbasierte Sequenzierung einsetzen.
- Bulk-Kapazität: Ausreichende Kapazität für transiente Ströme während des Sensorauslesens vorsehen.
- Thermische Koordination: Die Position der Verlustleistung beeinflusst das thermische Umfeld des Sensors.
- PoE-Integration: IEEE-802.3af/at-PD-Schnittstelle mit isoliertem DC-DC für PoE-Kameras.
Wärmemanagement in kompakten Gehäusen
Machine-Vision-Kameras integrieren Elektronik mit erheblicher Verlustleistung – bei Industriekameras typischerweise 10-25 W – in kompakte Gehäuse, denen oft jede Belüftung fehlt. Das thermische PCB-Design muss Wärme zur Ableitung an die Gehäuseoberflächen führen und gleichzeitig die Sensortemperatur innerhalb der zulässigen Betriebsgrenzen halten.
Die Temperatur des Bildsensors wirkt sich direkt auf das Rauschverhalten aus. Der Dunkelstrom verdoppelt sich ungefähr alle 6-8 °C, wodurch der Rauschboden bei höheren Temperaturen ansteigt. In kritischen Anwendungen kann eine aktive Kühlung per TEC erforderlich sein, um eine konstante Sensortemperatur zu halten; die Leiterplatte muss dann die Leistungsversorgung des TEC und die Temperaturüberwachung unterstützen.
Das thermische PCB-Design muss Anforderungen an die Wärmeverteilung mit High-Speed-Signalintegrität in Einklang bringen. Dicke Kupferflächen verbessern die Wärmeleitfähigkeit, können jedoch die kontrollierte Impedanz beeinflussen; ein sorgfältig abgestimmter Stackup erfüllt beide thermischen und elektrischen Anforderungen.
Ansätze zum thermischen Design
- Wärmeverteilung: Kupferflächen leiten Wärme von lokalen Hotspots zu den Kontaktflächen des Gehäuses.
- Thermische Schnittstelle: Wärmeleitpads oder Gap-Filler übertragen Wärme von der Leiterplatte auf das Gehäuse.
- Komponentenplatzierung: Verlustleistungsstarke Bauteile für effektive Wärmepfade platzieren; empfindliche Schaltungen in kühleren Zonen anordnen.
- Sensor-Wärmepfad: Dedizierter Wärmepfad vom Sensor zum Gehäuse, gegebenenfalls über einen Metallträger.
- TEC-Unterstützung: Ansteuerschaltung für TEC und Temperaturüberwachung bei gekühlten Sensoren.
- Luftstrombetrachtung: Bei belüfteten Kameras muss die Komponentenplatzierung die Luftströmung berücksichtigen.
Implementierung industrieller Schnittstellen
Machine-Vision-Kameras werden über GigE Vision, Camera Link, CoaXPress oder USB3 Vision mit Hostsystemen verbunden. Jede dieser Schnittstellen stellt eigene Anforderungen an Signalintegrität, Steckverbinderwahl und Stromversorgung auf der Leiterplatte.
GigE-Vision-Kameras nutzen einen Standard-Ethernet-PHY mit industrietauglichen Magnetics und Steckverbindern. Schraubverriegelte M12- oder RJ45-Steckverbinder mit Kabelzugentlastung müssen Vibration und Kabelbelastung standhalten. Das Layout von PHY und Übertrager folgt den Regeln der High-Speed-PCB-Fertigung für Signalintegrität und EMV.
CoaXPress-Kameras übertragen Videodaten mit hoher Bandbreite über ein Koaxialkabel und führen gleichzeitig die Stromversorgung über dasselbe Kabel. Die PCB-Schnittstelle umfasst dafür einen Hochgeschwindigkeits-Serializer, einen Koaxialtreiber und die Schaltung zur PoCXP-Leistungsentnahme.
Schnittstellenimplementierung
- GigE Vision: Industrieller Ethernet-PHY; M12- oder verriegelbare RJ45-Steckverbinder; 1500 Vrms Isolation.
- Camera Link: Parallele LVDS-Schnittstelle; MDR26- oder SDR26-Steckverbinder; Kabelentzerrung für lange Leitungen.
- CoaXPress: Hochgeschwindigkeits-SERDES; Koaxialsteckverbinder und Treiber; Leistungsentnahme für PoCXP.
- USB3 Vision: USB-3.0-Controller; schraubverriegelbare USB-Steckverbinder für industrielle Sicherung.
- GPIO-Schnittstelle: Isolierte digitale Ein-/Ausgänge für Trigger-Eingang und Strobe-Ausgang.
- Konfigurationsschnittstelle: Serielle Schnittstelle für Kamerakonfiguration und Firmware-Update.
Zusammenfassung
Das PCB-Design von Machine-Vision-Kameras vereint Hochgeschwindigkeits-Sensorschnittstellen, Gigabit-Datenpfade, präzises Timing und Wärmemanagement in kompakten Baugruppen, die in industriellen Umgebungen zuverlässig arbeiten müssen. Die Kombination aus Herausforderungen bei der Signalintegrität, Anforderungen an die Spannungsqualität und thermischen Grenzen im kleinen Bauraum erzeugt eine Designkomplexität, die abgestimmte Entwicklungsarbeit über mehrere Disziplinen hinweg verlangt. Entscheidend ist das Verständnis dafür, wie Anforderungen an die Bildqualität in konkrete PCB-Spezifikationen und Fertigungstoleranzen übersetzt werden.