Bildverarbeitungskameras erfassen Bilder für die automatische Inspektion, Führung und Messung mit Bildraten von wenigen Hz bis zu Tausenden von Bildern pro Sekunde. Die Leiterplatte muss mit Bildsensoren verbunden werden, Gigabytes pro Sekunde an Bilddaten verarbeiten und übertragen und auf externe Trigger mit einer Präzision im Mikrosekundenbereich reagieren – alles innerhalb der thermischen und mechanischen Einschränkungen kompakter Kameragehäuse.
Dieser Leitfaden behandelt Überlegungen zum PCB-Design, die die Leistung und Zuverlässigkeit von Bildverarbeitungskameras in industriellen Umgebungen bestimmen.
In diesem Leitfaden
- Design der Bildsensorschnittstelle
- High-Speed-Datenpfadarchitektur
- Trigger und Synchronisation
- Energiemanagement für Sensoren
- Wärmemanagement in kompakten Gehäusen
- Implementierung industrieller Schnittstellen
Design der Bildsensorschnittstelle
CMOS-Bildsensoren geben Daten über parallele LVDS-Schnittstellen, MIPI CSI-2- oder Sub-LVDS-Protokolle mit Datenraten von mehreren Gigabit pro Sekunde aus. Die PCB-Schnittstelle muss die Signalintegrität vom Sensor zum FPGA oder Prozessor durch Routing mit kontrollierter Impedanz und enger Längenanpassung aufrechterhalten.
LVDS-Sensorschnittstellen verwenden mehrere differentielle Paare, die Takt und Daten mit Raten von 200 Mbit/s bis 1 Gbit/s pro Spur übertragen. Der Versatz zwischen Datenspuren und Takt beeinflusst die Zuverlässigkeit der Datenerfassung – typische Anforderungen spezifizieren einen Spur-zu-Spur-Versatz innerhalb von 0,1 UI (Einheitsintervall), was bei High-Speed-Schnittstellen einer Leiterbahnlängenanpassung von wenigen Millimetern entspricht.
MIPI CSI-2-Schnittstellen bieten standardisierte Verbindungen mit hoher Bandbreite, erfordern jedoch sorgfältige Aufmerksamkeit bei der Impedanzkontrolle und Terminierung. Zu den High-Speed-PCB-Designtechniken für diese Schnittstellen gehören Routing mit kontrollierter Impedanz, ordnungsgemäße Via-Übergänge und Aufmerksamkeit für die Kontinuität des Rückweges.
Anforderungen an die Sensorschnittstelle
- Impedanzkontrolle: 100 Ω differentiell für LVDS; 85-100 Ω differentiell für MIPI CSI-2 je nach Spezifikationsversion.
- Längenanpassung: Anpassung innerhalb des Paares innerhalb von 2 mil; Spur-zu-Spur-Anpassung gemäß den Timing-Anforderungen des Sensors.
- Referenzebenen: Ununterbrochene Referenzebenen unter High-Speed-Leiterbahnen; kontrollierte Via-Übergänge.
- Terminierung: On-Die-Terminierung bei Sensoren üblich; externe Terminierung, falls durch Interface-Spezifikation erforderlich.
- Leistungsfilterung: Trennen Sie analoge und digitale Sensorversorgungen mit entsprechender Filterung.
- Sensormontage: Kontrollierte Sensor-zu-Platine-Ausrichtung für optische Präzision.
High-Speed-Datenpfadarchitektur
Bilddaten fließen vom Sensor durch die FPGA-Verarbeitung zur Ausgabeschnittstelle mit konstanten Raten von mehreren Gigabit pro Sekunde. Ein 5-Megapixel-Sensor bei 100 fps mit 10-Bit-Tiefe erzeugt 5 Gbit/s kontinuierliche Daten. Die PCB-Datenpfade müssen diese Bandbreite aufrechterhalten, ohne thermische oder Signalintegritätsprobleme zu verursachen.
Die FPGA-Auswahl gleicht E/A-Bandbreite, Verarbeitungsressourcen und Stromverbrauch ab. Serielle High-Speed-Transceiver (5-10 Gbit/s pro Kanal) verarbeiten Camera Link-, CoaXPress- oder 10GigE-Ausgänge. Der Mehrlagen-PCB-Lagenaufbau muss mehrere High-Speed-Schnittstellen unterstützen und gleichzeitig das Übersprechen verwalten und die Impedanzkontrolle aufrechterhalten.
Speicherschnittstellen für Framebuffer fügen zusätzliches High-Speed-Routing hinzu. DDR3/DDR4-Schnittstellen erfordern sorgfältige Aufmerksamkeit beim Timing, während neuere HyperRAM- oder LPDDR4x-Optionen einfacheres Routing bei ausreichender Bandbreite für viele Anwendungen bieten.
Datenpfaddesign
- FPGA-E/A-Planung: Gruppieren Sie verwandte Schnittstellen auf derselben FPGA-Bank; planen Sie Stromversorgungen nach Bankanforderungen.
- Speicherschnittstelle: DDR-Timing-Einschränkungen bestimmen PCB-Lagenzuweisung und Routing-Regeln.
- High-Speed-Routing: Microstrip für Top-Layer-Routing; Stripline für innere Lagen mit kontrollierter Kopplung.
- Via-Übergänge: Back-Drilled oder Blind/Buried Vias minimieren Stubs für Multi-Gigabit-Signale.
- Power Integrity: PDN-Design unterstützt transiente Stromanforderungen von FPGA und Speicher.
- Crosstalk-Budget: Abstände und Abschirmung halten das Übersprechen unterhalb der Rauschmargen der Schnittstelle.
Trigger und Synchronisation
Bildverarbeitungsanwendungen erfordern oft ein präzises Timing zwischen Bilderfassung und externen Ereignissen – Blitzlichter, Teileposition oder Bewegungssteuerungsbefehle. Die Kamera muss auf Triggereingänge mit bekannter, minimaler Latenz reagieren und muss möglicherweise mehrere Kameras für Stereo- oder Multi-View-Bildgebung synchronisieren.
Triggereingangsschaltungen müssen elektrisches Rauschen, das in Fabrikumgebungen üblich ist, unterdrücken und gleichzeitig eine schnelle Reaktion erzielen. Optokoppler-Isolierung schützt die Kameraelektronik, fügt jedoch Ausbreitungsverzögerung hinzu; digitale High-Speed-Isolatoren bieten eine schnellere Reaktion, wenn Isolierung erforderlich ist. Die Eingangsfilterung muss legitime Triggerflanken durchlassen und gleichzeitig Rauschen unterdrücken.
Die Framesynchronisation zwischen mehreren Kameras verwendet Hardware-Triggerverteilung oder IEEE 1588/PTP. Um Takte sauber und Ausgänge kurz um Fine-Pitch-PHYs und Steckverbinder herum zu halten, profitieren viele Designs von HDI-PCB-Fertigung.
Triggersystemdesign
- Eingangseigenschaften: 5–24 V Eingangsbereich typisch für industrielle Kompatibilität; konfigurierbare Flankenpolarität.
- Entprellung: Hardware- oder Firmware-Entprellung weist Kontaktprellen ohne übermäßige Verzögerung zurück.
- Latenzspezifikation: Dokumentierte Trigger-zu-Belichtungs-Latenz mit Jitter-Spezifikation.
- Isolationsoptionen: Optokoppler oder digitaler Isolator für Erdschleifenschutz.
- Strobe-Ausgang: Synchronisierter Strobe-Triggerausgang mit programmierbarem Timing-Offset.
- Multi-Kamera-Sync: Hardware-Triggerverteilung oder PTP-Zeitstempelkorrelation.
Energiemanagement für Sensoren
Bildsensor-Stromversorgungen beeinflussen direkt die Bildqualität. Rauschen auf analogen Versorgungen erscheint als Fixed Pattern Noise in aufgenommenen Bildern; Versorgungsripple bei bestimmten Frequenzen erzeugt sichtbare Streifenartefakte. Die PCB-Stromverteilung muss saubere, stabile Versorgungen bereitstellen, um die Leistungsspezifikationen des Sensors zu erreichen.
Große Bildsensoren verbrauchen 1–3 W, was eine lokale Erwärmung erzeugt, die Dunkelstrom und Rauschverhalten beeinflusst. Stromsequenzierungsanforderungen von Sensorherstellern müssen genau befolgt werden – falsche Sequenzierung kann Sensoren beschädigen oder Latch-up verursachen. Das Design der Leistungselektronik muss sowohl Qualitäts- als auch Sequenzierungsanforderungen erfüllen.
Power-over-Ethernet (PoE)-Kameras beziehen Betriebsleistung aus der Ethernet-Verbindung, wodurch separate Stromkabel entfallen. Die Leiterplatte muss eine PoE-PD-Schaltung (Powered Device) mit isolierter DC-DC-Wandlung enthalten, um die Anforderungen an die Sensorversorgung zu erfüllen.
Leistungsdesign für Bildsensoren
- Versorgungsrauschen: Analoge Versorgungen erfordern <10 mVpp Ripple; engere Spezifikationen für wissenschaftliche Kameras.
- LDO vs. Switching: LDOs bieten geringeres Rauschen; Switching akzeptabel mit ausreichender Filterung.
- Sequenzierung: Stromsequenzierung pro Sensordatenblatt; Monitor-basierte Sequenzierung für komplexe Anforderungen.
- Bulk-Kapazität: Ausreichende Kapazität für transienten Strom während des Sensorauslesens.
- Thermische Koordination: Der Ort der Verlustleistung beeinflusst die thermische Umgebung des Sensors.
- PoE-Integration: IEEE 802.3af/at PD-Schnittstelle mit isoliertem DC-DC für PoE-Kameras.
Wärmemanagement in kompakten Gehäusen
Bildverarbeitungskameras verpacken Elektronik mit erheblicher Verlustleistung – 10–25 W typisch für Industriekameras – in kompakte Gehäuse, denen möglicherweise Belüftung fehlt. Das thermische PCB-Design muss Wärme zu Gehäuseoberflächen zur Ableitung leiten und gleichzeitig die Sensortemperatur innerhalb der Betriebsgrenzen halten.
Die Bildsensortemperatur beeinflusst das Rauschverhalten. Der Dunkelstrom verdoppelt sich etwa alle 6–8 °C, wodurch das Grundrauschen bei erhöhten Temperaturen steigt. Kritische Anwendungen erfordern möglicherweise aktive Kühlung (TEC), um eine konstante Sensortemperatur aufrechtzuerhalten; die Leiterplatte muss die TEC-Stromversorgung und Temperaturüberwachung unterstützen.
Das thermische PCB-Design muss Wärmeabfuhranforderungen mit High-Speed-Signalintegrität in Einklang bringen. Schwere Kupferflächen verbessern die Wärmeleitfähigkeit, können jedoch die kontrollierte Impedanz beeinträchtigen; sorgfältiges Stackup-Design erfüllt sowohl thermische als auch elektrische Anforderungen.
Ansätze zum thermischen Design
- Wärmeabfuhr: Kupferflächen leiten Wärme von lokalen Quellen zu Gehäusekontaktbereichen.
- Thermische Schnittstelle: Wärmeleitpads oder Gap Filler übertragen Wärme von der Leiterplatte auf das Gehäuse.
- Komponentenplatzierung: Heiße Komponenten für effektive Wärmepfade positioniert; empfindliche Schaltungen in kühleren Zonen.
- Sensor-Wärmepfad: Dedizierter Wärmepfad vom Sensor zum Gehäuse, möglicherweise durch Metallträger.
- TEC-Unterstützung: TEC-Ansteuerschaltung und Temperaturüberwachung für gekühlte Sensoren.
- Luftstromüberlegung: Bei Kameras mit Belüftung berücksichtigt die Komponentenplatzierung Luftstrommuster.
Implementierung industrieller Schnittstellen
Bildverarbeitungskameras werden über GigE Vision-, Camera Link-, CoaXPress- oder USB3 Vision-Schnittstellen mit Hostsystemen verbunden. Jede Schnittstelle hat unterschiedliche PCB-Anforderungen an Signalintegrität, Steckverbinderauswahl und Stromversorgung.
GigE Vision-Kameras verwenden Standard-Ethernet-PHYs mit Industriemagneten und Steckverbindern. Schraubverriegelbare M12- oder RJ45-Stecker mit Kabelrückhaltung bewältigen Vibrationen und Kabelbelastungen. Das PHY- und Transformator-Layout folgt der High-Speed-PCB-Fertigung für Signalintegrität und EMV.
CoaXPress-Kameras übertragen Video mit hoher Bandbreite über Koaxialkabel mit Stromversorgung über dasselbe Kabel. Die PCB-Schnittstelle umfasst High-Speed-Serializer, Koaxialtreiber und PoCXP-Extraktionsschaltungen.
Schnittstellenimplementierung
- GigE Vision: Industrial Ethernet PHY; M12 oder verriegelbare RJ45-Steckverbinder; 1500 Veff Isolation.
- Camera Link: Parallele LVDS-Schnittstelle; MDR26- oder SDR26-Steckverbinder; Kabelentzerrung für lange Kabel.
- CoaXPress: High-Speed-SERDES; Koaxialsteckverbinder und Treiber; Stromextraktion für PoCXP.
- USB3 Vision: USB 3.0-Controller; Schraubverriegelbare USB-Steckverbinder für industrielle Rückhaltung.
- GPIO-Schnittstelle: Isolierte digitale E/A für Triggereingang und Strobe-Ausgang.
- Konfigurationsschnittstelle: Serielle Schnittstelle für Kamerakonfiguration und Firmware-Update.
Zusammenfassung
Das PCB-Design für Bildverarbeitungskameras integriert High-Speed-Sensorschnittstellen, Gigabit-Datenpfade, präzises Timing und Wärmemanagement in kompakte Pakete, die in industriellen Umgebungen zuverlässig funktionieren müssen. Die Kombination aus Herausforderungen an die Signalintegrität, Anforderungen an die Stromqualität und thermischen Einschränkungen in begrenzten Volumina schafft Designkomplexitäten, die eine koordinierte Konstruktion über mehrere Bereiche hinweg erfordern. Der Erfolg hängt davon ab, zu verstehen, wie sich Anforderungen an die Bildqualität in PCB-Designspezifikationen und Fertigungstoleranzen übersetzen.