Inhalt
- Highlights
- PCB-Kostentreiber und wie man sie senkt: Definition und Umfang
- PCB-Kostentreiber und wie man sie senkt: Regeln und Spezifikationen
- PCB-Kostentreiber und wie man sie senkt: Umsetzungsschritte
- PCB-Kostentreiber und wie man sie senkt: Troubleshooting
- 6 wichtige Regeln zu PCB-Kostentreibern und ihrer Reduktion
- FAQ
- Angebot / DFM-Review zu PCB-Kostentreibern anfragen
- Fazit
Wer PCB-Kostentreiber und ihre Reduktion versteht, entscheidet oft zwischen profitablem Produktstart und Budgetueberschreitung. Die Kosten einer Leiterplatte sind nie zufaellig, sondern ergeben sich direkt aus Materialverbrauch, Prozesskomplexitaet und Yield-Risiko. Schon kleine Anpassungen an Via-Struktur oder Stackup koennen den Stueckpreis deutlich senken, ohne die elektrische Leistung zu verschlechtern.
Quick Answer
Um PCB-Kostentreiber wirksam zu senken, muss Designkomplexitaet sauber mit den realen Fertigungsfaehigkeiten abgeglichen werden. Die wichtigsten Kostentreiber sind Lagenzahl, Via-Technologie und Materialausnutzung.
- Faustregel: Standard-Stackups wie 4, 6 oder 8 Lagen und Standardmaterialien wie FR4 TG150/TG170 bevorzugen.
- Hauefiger Fehler: Blind oder Buried Vias einsetzen, obwohl Through-Holes ausreichen wuerden.
- Pruefung: Im Online Gerber Viewer die Drill-Tabelle ansehen. Drill-Paare, die nicht durch die volle Dicke gehen, deuten auf teure Blind Vias hin.
Highlights
- Lagenzahl: Der Sprung von 4 auf 6 Lagen kostet oft 30 bis 40 % mehr.
- Panelausnutzung: Schlecht passende Board-Groessen verursachen bezahlten Materialverschnitt.
- Surface Finish: Hard Gold ist deutlich teurer als ENIG oder OSP.
- Drill Density: Sehr viele Bohrtreffer erhoehen Maschinenzeit und Werkzeugverschleiss.
PCB-Kostentreiber und wie man sie senkt: Definition und Umfang
Bei PCB-Kostentreibern lassen sich die Ausgaben grob in Materialkosten und Prozesskosten aufteilen.
Die Materialseite wird stark durch den Laminattyp bestimmt. Standardisierte FR4-PCB sind in grossen Mengen verfuegbar und deshalb guenstig. Werden dagegen HF-Materialien wie Rogers oder Taconic oder sehr spezialisierte Hoch-Tg-Harze gefordert, steigen die Materialkosten schnell auf ein Mehrfaches.
Die Prozesskosten werden durch jede zusaetzliche Bearbeitung bestimmt. Jeder weitere Laminationsdurchlauf, jede Zusatzplattierung und jeder Sonderprozess verteuert die Fertigung. Der effektivste Weg zur Kostensenkung ist deshalb ein Design fuer einen moeglichst einfachen Single-Lamination-Prozess.
Technische Entscheidung → praktische Auswirkung
| Hebel / Spezifikation | Praktische Auswirkung (Yield/Kosten/Zuverlaessigkeit) |
|---|---|
| Via-Technologie | Through-Holes sind am guenstigsten. Blind/Buried Vias verlangen sequentielle Laminierung und verlaengern die Lieferzeit. |
| Trace/Space | Standard ab 5 mil ist kostenguenstig. Unter 3,5 mil werden Aetzung und AOI deutlich anspruchsvoller. |
| Board-Groesse und Form | Unregelmaessige Formen verschlechtern die Panelausnutzung. Rechteckige Boards lassen sich effizienter verschachteln. |
| Surface Finish | HASL und OSP sind am guenstigsten. Hard Gold oder ENEPIG treiben die Kosten wegen Edelmetallverbrauch deutlich nach oben. |
PCB-Kostentreiber und wie man sie senkt: Regeln und Spezifikationen
| Regel | Empfohlener Wert | Warum das wichtig ist | Wie pruefen |
|---|---|---|---|
| Minimum Trace/Space | 5 mil / 5 mil | Unter 4 mil sinkt der Yield und der Prozess wird deutlich enger gefuehrt. | DRC mit 5-mil-Regeln im CAD ausfuehren. |
| Minimum Drill Size | 0,2 mm - 0,3 mm | Kleinere Bohrer verschleissen schneller und kosten mehr Werkzeugzeit. | Drill-Tabelle in der Fertigungszeichnung pruefen. |
| Annular Ring | ≥ 4 mil | Laesst Bohrversatz zu, ohne dass es zum Breakout kommt. | Optisch im CAM oder Gerber Viewer kontrollieren. |
| Layer Count | Gerade Zahlen (4, 6, 8) | Ungerade Lagenzahlen sind prozesskritischer und verziehen sich leichter. | Stackup-Manager im CAD kontrollieren. |
PCB-Kostentreiber und wie man sie senkt: Umsetzungsschritte
Implementierungsprozess
Schritt-fuer-Schritt-Vorgehen
Pruefen, ob sich eine 6-Lagen-Platine nicht auch auf 4 Lagen routen laesst.
Blind/Buried Vias nur dort einsetzen, wo sie wirklich unvermeidbar sind.
Board-Groessen an bevorzugte Standard-Nutzen anpassen.
ENIG oder OSP als Default einsetzen und Sonderoberflaechen nur bei echtem Bedarf verwenden.
PCB-Kostentreiber und wie man sie senkt: Troubleshooting
1. Der "versehentliche HDI"-Sprung
Symptom: Das Angebot ist doppelt so hoch wie erwartet.
Ursache: Im CAD wurden Blind Vias oder Via-in-Pad unbeabsichtigt spezifiziert.
Fix: In der Drill-Tabelle sicherstellen, dass alle Standardbohrungen als Through-Hole definiert sind.
2. Die ueberzogene Toleranz
Symptom: Hohe Ausschussquote oder No-Bid von Standardfertigern.
Ursache: Zu enge Vorgaben wie IPC Class 3 oder +/- 5 % Impedanz fuer ein einfaches Board.
Fix: Wo moeglich auf +/- 10 % Impedanz und IPC Class 2 entspannen.
3. Material-Lieferzeitprobleme
Symptom: Hohe Kosten wegen beschleunigter Materialbeschaffung.
Ursache: Eine konkrete Materialmarke ist vorgeschrieben, obwohl ein aequivalentes Hoch-Tg-FR4 genuegen wuerde.
Fix: "Or equivalent" in die Fertigungszeichnung aufnehmen, damit Lagerware genutzt werden kann.
6 wichtige Regeln zu PCB-Kostentreibern und ihrer Reduktion
| Regel / Richtlinie | Warum sie zaehlt | Zielwert / Aktion |
|---|---|---|
| Lagenzahl minimieren | Jedes Layer-Paar erhoeht Material- und Prozesskosten. | Wenn moeglich 4 oder 6 Lagen |
| Blind/Buried Vias vermeiden | Sequentielle Laminierung verdoppelt oft die Kosten. | Nur Through-Hole Vias |
| Material standardisieren | Exotische Materialien haben MOQ und Zusatzkosten. | FR4 TG150/170 |
| Impedanz entspannen | Sehr enge Toleranzen erhoehen Scrap-Risiko. | +/- 10 % |
| Panelisierung optimieren | Bezahlt wird der ganze Nutzen inklusive Verschnitt. | >80 % Ausnutzung |
| Standard-Finish waehlen | Gold ist teuer, HASL uneben, ENIG oft der beste Kompromiss. | ENIG |
FAQ
Q: Beeinflusst die Form der PCB den Preis?
A: Ja. Rechteckige Boards lassen sich am effizientesten panelisieren, unregelmaessige Formen erzeugen tote Flaechen.
Q: Ist ENIG immer teurer als HASL?
A: Meist ja. Bei Fine-Pitch-Bauteilen kann ENIG aber wirtschaftlicher sein, weil es Rework reduziert.
Q: Wie stark verteuert Rogers gegenüber FR4?
A: Je nach Material oft um das Drei- bis Zehnfache. Deshalb nur dort einsetzen, wo HF-Signale es wirklich verlangen.
Q: Welcher Via-Typ ist am teuersten?
A: Gefuellte und gecappte Via-in-Pad sind teuer, gestapelte Microvias in fortgeschrittenem HDI sind jedoch meist am kostspieligsten.
Angebot / DFM-Review zu PCB-Kostentreibern anfragen
Fuer eine belastbare Kostenbewertung und einen kostenlosen DFM-Check vorbereiten:
- Gerber Files: RS-274X mit allen Layern, Drill und Outline.
- Fabrication Drawing: Material, Dicke und Finish.
- Menge: Prototypenstueckzahlen oder Serienabschaetzung.
- Sonderanforderungen: Impedanzberichte oder spezielle Stackup-Vorgaben.
Sie koennen diese Daten direkt ueber unsere Quote-Seite einreichen.
Fazit
PCB-Kosten zu senken bedeutet selten, Qualitaet zu opfern. Es bedeutet, Over-Engineering zu vermeiden. Wer Standardmaterialien nutzt, Lagenzahlen schlank haelt und unnoetige Via-Komplexitaet vermeidet, kann die Stueckkosten deutlich reduzieren und trotzdem eine zuverlaessige Leiterplatte realisieren.