PCB-Lagenaufbau entwerfen

Ein sauber geplanter PCB-Lagenaufbau ist die Grundlage jeder zuverlässigen Elektronik, weil er Signalintegrität, Stromverteilung und Fertigbarkeit festlegt, lange bevor die erste Leiterbahn geroutet wird. Dabei werden Kupferlagen und Isolationsmaterialien, also Dielektrika, so angeordnet, dass elektrische und mechanische Anforderungen erfüllt werden. Bei APTPCB (APTPCB PCB Factory) betrachten wir die Lagenaufbauplanung als den kritischsten Abschnitt im Engineering-Workflow. Dieser Leitfaden reicht von den Grundlagen bis zu fortgeschrittenen Validierungsmethoden.

Wichtigste Erkenntnisse

Definition: Gemeint ist die vertikale Anordnung von Kupferlagen und dielektrischen Materialien, also Core und Prepreg, in einer Leiterplatte.
Signalintegrität: Ein guter Lagenaufbau reduziert Übersprechen und elektromagnetische Störungen (EMI) und hält gleichzeitig die Impedanz kontrollierbar.
Symmetrie ist Pflicht: Eine ausgewogene Kupferverteilung verhindert Verzug der Leiterplatte im Reflow-Prozess.
Materialwahl: Ob Standard-FR4 oder Hochfrequenzmaterial wie Rogers eingesetzt wird, bestimmt Leistung und Kosten.
Validierung: Simulieren Sie den Lagenaufbau immer und klären Sie vor dem Routing mit dem Hersteller, ob die Materialien verfügbar sind.
Kostenfaktor: Lagenzahl sowie Blind- und Buried-Vias wirken sich stark auf den Endpreis aus.

Was PCB-Lagenaufbau wirklich bedeutet (Umfang und Grenzen)

Wer den Umfang eines Lagenaufbaus versteht, vermeidet sowohl überzogene als auch unterdimensionierte Designs. PCB-Lagenaufbau bedeutet nicht einfach nur, Lagen zu zählen, sondern den architektonischen Aufbau der gesamten Leiterplatte festzulegen.

Dazu gehören die Auswahl der Dielektrizitätskonstante (Dk), die Festlegung der Abstände zwischen den Lagen sowie die Zuordnung von Signal-, Masse- und Versorgungslagen. Ein robuster Lagenaufbau steuert die Rückstrompfade schneller Signale und sorgt für ein stabiles Power-Delivery-Netzwerk. Ist der Aufbau fehlerhaft, rettet auch perfektes Routing die Leiterplatte nicht vor Signalproblemen oder übermäßigen Emissionen.

Wichtige Kennwerte für den PCB-Lagenaufbau (so bewerten Sie die Qualität)

Sobald der Umfang klar ist, muss der Entwurf anhand konkreter Messgrößen bewertet werden.

Kennwert	Warum er wichtig ist	Typischer Bereich oder Einflussfaktoren	Messmethode
Impedanz (Z0)	Passt Quelle und Last an, damit keine Signalreflexionen entstehen.	50Ω (Single-Ended), 90Ω/100Ω (Differenzialpaar).	TDR (Zeitbereichsreflektometrie).
Dielektrizitätskonstante (Dk)	Beeinflusst Signallaufzeit und erforderliche Leiterbahnbreite.	3,0 bis 4,5 (FR4 variiert je nach Harzanteil).	Materialdatenblatt / Impedanz-Solver.
Glasübergangstemperatur (Tg)	Bestimmt, ab wann die Leiterplatte mechanisch instabil wird.	130°C (Standard) bis 180°C+ (High Tg).	TMA (thermomechanische Analyse).
Lagensymmetrie	Verhindert Biegung und Verdrillung während der Montage.	Ausgeglichenes Kupfergewicht und symmetrische Dielektrikumsdicken von der Mitte nach außen.	Ebenheitstest / Sichtprüfung.
Kupfergewicht	Bestimmt Stromtragfähigkeit und Auflösung beim Ätzen.	0,5 oz bis 2,0 oz (Standard); bis 10 oz (Schwerkupfer).	Schliffbildanalyse.
Verlustfaktor (Df)	Entscheidend für die Signaldämpfung bei Hochfrequenzdesigns.	0,02 (Standard-FR4) bis 0,001 (PTFE).	VNA (vektorieller Netzwerkanalysator).

So wählen Sie den richtigen PCB-Lagenaufbau: Auswahl nach Anwendung (Abwägungen)

Sind die Kennwerte definiert, folgt die Auswahl der passenden Konfiguration für den jeweiligen Anwendungsfall.

1. Standard mit 4 Lagen (kostenorientiert)

Szenario: Unterhaltungselektronik, einfache Mikrocontroller, langsame Schnittstellen.
Abwägung: niedrige Kosten gegenüber begrenztem Routing-Raum und eingeschränkter EMI-Abschirmung.
Konfiguration: Signal / Masse / Versorgung / Signal. Das ist der häufigste Einstiegsaufbau.

2. Hochgeschwindigkeits-Digitaltechnik (Fokus auf Signalintegrität)

Szenario: DDR-Speicher, PCIe-Schnittstellen, Gigabit-Ethernet.
Abwägung: höhere Lagenzahl von 6 bis 12 gegenüber deutlich besserer Signalqualität.
Konfiguration: abwechselnde Signal- und Masselagen. Stripline-Routing ist zur Eindämmung von EMI meist die bessere Wahl.

3. High Density Interconnect (Platzmangel)

Szenario: Smartphones, Wearables, kompakte IoT-Geräte.
Abwägung: hohe Fertigungskosten gegenüber extremer Miniaturisierung.
Konfiguration: Einsatz von Microvias, Blind- und Buried-Vias sowie Fine-Pitch-BGA-Unterstützung. Details zu sequentiell aufgebauten Lagen finden Sie in unseren HDI-PCB-Fähigkeiten.

4. HF und Mikrowelle (Fokus auf Frequenz)

Szenario: Radar, 5G-Antennen, Satellitenkommunikation.
Abwägung: teure Materialien gegenüber geringen Signalverlusten.
Konfiguration: hybride Lagenaufbauten mit Rogers-Materialien auf den Außenlagen und Standard-FR4 im Inneren für mechanische Stabilität.

5. Hochstromverteilung (Fokus auf Strom)

Szenario: Netzteile, Automotive-Inverter, Batteriemanagementsysteme.
Abwägung: dickeres Kupfer, das feine Strukturen erschwert, gegenüber hoher Stromtragfähigkeit.
Konfiguration: Innenlagen mit Schwerkupfer ab 2 oz, die als Versorgungsebenen dienen.

6. Starrflex (Fokus auf Mechanik)

Szenario: faltbare Geräte, Luft- und Raumfahrtsensoren, komplexe Gehäuse.
Abwägung: aufwendiger Fertigungsprozess gegenüber dem Wegfall von Steckverbindern.
Konfiguration: flexible Polyimidlagen, die in einen starren FR4-Aufbau integriert werden.

Prüfpunkte für die Umsetzung des PCB-Lagenaufbaus (vom Entwurf bis zur Fertigung)

Nach der Wahl des passenden Szenarios muss der Entwurf mit einer strengen Prüfliste umgesetzt werden, damit er auch fertigungstauglich ist.

Symmetrie prüfen: Stellen Sie sicher, dass der Lagenaufbau um den mittleren Core symmetrisch ist.
- Risiko: Leiterplattenverzug beim Reflow.
- Akzeptanz: ausgewogene Dielektrikumsdicken und Kupfergewichte.
Core- und Prepreg-Anordnung prüfen: Stimmen Sie die bevorzugte Bauweise mit dem Hersteller ab, also Folienaufbau oder Kernaufbau.
- Risiko: falsche Enddicke oder falsche Impedanz.
- Akzeptanz: Bestätigung durch den technischen Support von APTPCB.
Leiterbahnbreiten für Impedanz berechnen: Rechnen Sie mit dem realen Dk des Materials und nicht mit pauschalen Standardwerten.
- Risiko: Reflexionen und Datenverlust.
- Akzeptanz: Einsatz eines Feldsolvers oder unseres Impedanzrechners.
Referenzebenen kontrollieren: Jede High-Speed-Signallage muss eine benachbarte durchgehende Referenzebene, in der Regel GND, besitzen.
- Risiko: hohe EMI und starkes Übersprechen.
- Akzeptanz: Sichtprüfung der Lagenreihenfolge.
Materialverfügbarkeit klären: Verifizieren Sie, dass die spezifizierten Laminate tatsächlich verfügbar sind.
- Risiko: lange Lieferzeiten oder erzwungene Überarbeitung.
- Akzeptanz: schriftliche Bestätigung des Lieferanten.
Kupferbalance herstellen: Füllen Sie leere Bereiche auf Signallagen mit Ausgleichskupfer.
- Risiko: ungleichmäßige Beschichtungsdicke.
- Akzeptanz: Kupferdichtekarte mit mehr als 70 % Gleichmäßigkeit.
Aspektverhältnis der Vias beachten: Halten Sie das Verhältnis von Tiefe zu Durchmesser bei Standardmetallisierung unter 10:1.
- Risiko: unzuverlässige Via-Metallisierung und damit offene Verbindungen.
- Akzeptanz: Prüfung der Bohrtabelle.
Harzgehalt prüfen: Prepreg-Lagen müssen genügend Harz enthalten, um die Hohlräume der Innenlagenstrukturen auszufüllen.
- Risiko: Delamination oder Hohlräume.
- Akzeptanz: harzreiches Prepreg für schwere Kupferlagen.
Gesamtdickentoleranz festlegen: Definieren Sie die zulässige Abweichung, meist ±10 %.
- Risiko: mechanische Passprobleme im Gehäuse.
- Akzeptanz: zusammengefasste Lagenaufbau-Berechnung.
Blind- und Buried-Vias eindeutig definieren: Geben Sie Start- und Ziellagen in den Gerber-Daten eindeutig an.
- Risiko: Fertigungsfehler oder Ausschuss.
- Akzeptanz: Bohrtabelle mit klar angegebenen Lagenpaaren.

Häufige Fehler beim PCB-Lagenaufbau (und der richtige Ansatz)

Selbst mit einer Prüfliste treten in der Praxis immer wieder dieselben Fehler auf.

Fehler 1: Dk-Werte direkt aus dem Datenblatt übernehmen.
- Korrektur: Datenblattwerte werden oft bei 1 MHz gemessen. Für High-Speed-Designs muss der Dk-Wert bei der tatsächlichen Betriebsfrequenz verwendet werden, zum Beispiel bei 1 GHz oder 10 GHz.
Fehler 2: asymmetrische Lagenaufbauten.
- Korrektur: Mischen Sie auf symmetrischen Lagen niemals unterschiedliche Kupfergewichte, etwa 1 oz auf Lage 2 und 0,5 oz auf Lage 3. Beide Seiten müssen identisch sein.
Fehler 3: Rückstrompfade ignorieren.
- Korrektur: Ein Signal über einer geteilten Ebene erzeugt eine große Schleifenfläche. Führen Sie Signale immer über einer durchgehenden Massefläche.
Fehler 4: Materialien überzubelegen.
- Korrektur: Geben Sie nicht unnötig Rogers 4350B an, wenn Standard-FR4 für die Frequenz ausreicht. Das verteuert die Leiterplatte massiv ohne echten Mehrwert.
Fehler 5: Änderungen der Prepreg-Dicke übersehen.
- Korrektur: Während der Laminierung wird Prepreg dünner, weil Harz zwischen die Kupferstrukturen fließt. Für Berechnungen zählt daher die gepresste Dicke und nicht die Nenndicke.
Fehler 6: Einheiten mischen.
- Korrektur: Verwenden Sie im gesamten Lagenaufbaudokument konsequent entweder metrische oder imperiale Einheiten, um Umrechnungsfehler zu vermeiden.

FAQ zum PCB-Lagenaufbau (Kosten, Lieferzeit, Materialien, Tests, Abnahmekriterien)

Häufige Fehler führen fast immer zu denselben praktischen Rückfragen.

1. Wie wirkt sich der PCB-Lagenaufbau auf die Endkosten aus? Die Kosten steigen mit der Lagenzahl, mit Sondermaterialien wie PTFE und mit Blind- oder Buried-Vias. Eine Standard-FR4-Leiterplatte mit 4 Lagen ist deutlich günstiger als eine HDI-Leiterplatte mit 8 Lagen.

2. Wie beeinflusst ein kundenspezifischer Lagenaufbau die Lieferzeit? Werden Standardmaterialien wie FR4 und übliche Kupfergewichte verwendet, entsteht meist keine Verzögerung. Nicht lagernde Dielektrika oder ungewöhnliche Kupfergewichte können die Beschaffung jedoch um 1 bis 3 Wochen verlängern.

3. GCPW vs microstrip vs stripline: Wann nimmt man was?

Microstrip: Leiterbahn auf der Außenlage. Die beste Wahl, wenn einfaches Routing und unkomplizierte Bauteilplatzierung wichtig sind.
Stripline: Leiterbahn auf einer Innenlage zwischen zwei Masseebenen. Die beste Wahl für EMI-Unterdrückung und Hochgeschwindigkeitssignale.
GCPW (Grounded Coplanar Waveguide): Außenlage mit angrenzenden Masseflächen. Die beste Wahl für HF-Anwendungen mit hohem Isolationsbedarf.

4. Wie validiere ich den Lagenaufbau vor der Bestellung? Führen Sie eine Überprüfung anhand einer Checkliste für kontrollierte Impedanz durch. Senden Sie den geplanten Aufbau bereits in der Angebotsphase an den Hersteller, damit eine DFM-Prüfung erfolgen kann.

5. Kann ich Materialien in einem Hybrid-Lagenaufbau mischen? Ja. Das ist bei HF-Designs üblich, wenn außen Hochfrequenzmaterial eingesetzt wird und innen FR4, um Kosten zu sparen. Die Materialien müssen jedoch kompatible Wärmeausdehnungskoeffizienten besitzen, damit keine Delamination entsteht.

6. Welche Abnahmekriterien gelten für die Lagenaufbau-Dicke? IPC-6012 nennt eine Standardtoleranz von ±10 %. Bei Leiterplatten mit kontrollierter Impedanz ist die Dielektrikumsdicke jedoch besonders kritisch und kann strengere Prozessfenster erfordern.

7. Warum unterscheidet sich die gepresste Dicke von der Nenndicke? Die Nenndicke beschreibt das Rohmaterial. Die gepresste Dicke ist die Enddicke nach dem Laminierzyklus, wenn Harz in die Zwischenräume zwischen den Kupferstrukturen fließt. Für Impedanzberechnungen muss die gepresste Dicke verwendet werden.

8. Beeinflusst die Kupferrauheit den PCB-Lagenaufbau? Ja, insbesondere bei sehr schnellen Signalen ab etwa 10 Gbit/s. Raues Kupfer erhöht die Verluste durch den Skineffekt. In solchen Fällen kann es nötig sein, VLP- oder HVLP-Kupferfolie in den Notizen anzugeben.

Ressourcen zum PCB-Lagenaufbau (verwandte Seiten und Werkzeuge)

Impedanzrechner: Nutzen Sie unser Online-Werkzeug zur Abschätzung von Leiterbahnbreiten.
Materialdatenblätter: Hier finden Sie Spezifikationen für Isola-, Rogers- und Panasonic-Materialien.
DFM-Richtlinien: Laden Sie unseren umfassenden Designleitfaden herunter.
Angebotssystem: Laden Sie Gerber-Daten und Lagenaufbau für eine schnelle Prüfung hoch.

Glossar zum PCB-Lagenaufbau (wichtige Begriffe)

Wer mit Herstellern präzise kommunizieren will, muss die Terminologie in Lagenaufbaudokumenten sicher beherrschen.

Begriff	Definition
Core	Starres Basismaterial mit beidseitig gehärtetem Kupfer. Das Grundgerüst der Leiterplatte.
Prepreg	Glasfasergewebe mit teilgehärtetem Harz. Es verbindet die Cores miteinander.
Folie	Dünne Kupferfolie, die auf Außenlagen oder auf Prepreg aufgebaut wird.
Lagenaufbau	Übersicht über Lagen, Materialien und Dicken einer Leiterplatte.
Dielektrizitätskonstante (Dk)	Maß dafür, wie gut ein Material elektrische Energie in einem elektrischen Feld speichern kann.
Verlustfaktor (Df)	Maß dafür, wie viel Signalenergie im Material als Wärme verloren geht.
Microstrip	Übertragungsleitung auf einer Außenlage mit einer Referenzebene darunter.
Stripline	Übertragungsleitung auf einer Innenlage zwischen zwei Referenzebenen.
Blindes Via	Via zwischen Außen- und Innenlage, das nicht durch die gesamte Leiterplatte reicht.
Buried Via	Via, das nur Innenlagen verbindet und von außen unsichtbar ist.
Wärmeausdehnungskoeffizient (WAK)	Gibt an, wie stark sich ein Material bei Wärme ausdehnt.
Ausgewogener Lagenaufbau	Aufbau mit spiegelbildlicher Struktur zur Vermeidung von Verzug.

Fazit (nächste Schritte)

Wer den PCB-Lagenaufbau beherrscht, vermeidet den Unterschied zwischen einem Prototypen, der im ersten Anlauf funktioniert, und einem, der teure Schleifen verursacht. Wenn Symmetrie, Materialeigenschaften und Impedanz frühzeitig sauber berücksichtigt werden, gelingt der Übergang von der Entwicklung in die Serienfertigung deutlich reibungsloser.

Wenn Sie den nächsten Schritt gehen möchten, unterstützt APTPCB Sie dabei. Für eine belastbare Kalkulation und zielgerichteten technischen Support bei Ihrer Angebotsanfrage sollten Sie Folgendes bereitstellen:

Gerber-Dateien (RS-274X).
Eine Lagenaufbauzeichnung oder eine Textbeschreibung mit Lagenzahl und Enddicke.
Impedanzvorgaben, falls vorhanden.
Materialspezifikationen wie Tg und gegebenenfalls gewünschte Marken.

Ein gut geplanter Lagenaufbau ist der erste Schritt zu einem erfolgreichen Produkt.