SCHALTPLAN • HIGH-SPEED-LAYOUT • VON DFM BIS TURNKEY-PCBA
Schließen Sie die Lücke zwischen ECAD-Simulation und Fertigung. Unsere kundenspezifischen PCB-Design- und Fertigungsleistungen bringen erfahrene PCB-Designer direkt mit den CAM-, Stapelaufbau- und SMT-Ingenieuren unseres Werks zusammen und liefern zu 100 % freigeschaltete native CAD-Datenbanken sowie produktionsgeprüfte Gerber-/ODB++-Pakete. Als Design-Dienstleister mit eigener Fertigung bieten wir vollumfängliche Layout- und Schaltungsentwicklung aus einer Hand.
Wird das Board-Layout an ein unabhängiges PCB-Designunternehmen, ein reines Designbüro oder einen externen Layout-Dienstleister vergeben, der getrennt von der Fertigung arbeitet, verlagert sich das Terminrisiko oft vom CAD-Arbeitsplatz an die Vorproduktionsfreigabe der Fabrik. Ein Layout, das die DRC-Regeln am Desktop besteht, kann in der CAM-Prüfung dennoch hängen bleiben – wegen nicht verfügbarer Glasgewebe-Styles im Prepreg, nicht fertigbarer Aspect Ratios bei Microvias in 0,4-mm-BGAs oder Footprints, deren Manufacturer Part Numbers (MPNs) 26 Wochen Allokation haben.
Bei APTPCB sind die tatsächlichen Prozessfähigkeiten der Fertigung Teil unserer PCB-Design-Services: Sie fließen in den Constraint-Manager des ECAD ein, bevor die erste Leiterbahn geroutet wird. Jeder PCB-Designer und Layout-Ingenieur in unserem Team arbeitet mit den CAM-Ingenieuren, die Mehrlagen-Stapelaufbauten planen, den Einkaufsspezialisten, die die PCBA-Bauteilbeschaffung steuern, und den Prozessingenieuren, die die Turnkey-PCB-Bestückung verantworten.
Wählen Sie die Stufe, die zu Ihrem aktuellen Dokumentationsstand und Ihrer internen Engineering-Kapazität passt.
| Leistungsstufe | Passende Ausgangslage | Erforderliche Kundeneingaben | Lieferumfang unserer PCB-Designer | Wesentlicher Termintreiber |
|---|---|---|---|---|
| 1. Vom Konzept zum Layout (vollständige Schaltungsentwicklung + Layout) | Neues Hardware-NPI oder Teams ohne eigenen Schaltungsentwickler bzw. Entwicklungspartner. | Systemblockschaltbild, Budget für die Stromversorgung, Schnittstellenliste und Zielmaße des Gehäuses. | Architekturreview, Schaltplaneingabe, ERC-Prüfung, AVL-bereinigte BOM, 2D/3D-Layout und vollständiges Fertigungsfreigabepaket. | Freigabe der zentralen IC-Auswahl und Einfrieren der mechanischen Kontur. |
| 2. Von der Netlist zum Gerber (PCB-Design- und Layout-Services) | Engineering-Teams mit fertigem Schaltplan, die für komplexes Routing einen dedizierten Layout-Designer oder Board-Designer benötigen. | Geprüfter nativer Schaltplan (Altium, OrCAD, KiCad), vorläufige BOM und mechanische 2D/3D-Daten als DXF/STEP. | Stapelaufbau aus Lagerware und Impedanzmodellierung, 3D-Bestückungsprüfung, Constraint-Routing, SI/PI-Verifikation und ODB++/Gerber-X2-Ausgabe. | Pin-Gesamtzahl, Layerzahl und Constraint-Dichte der High-Speed-Busse. |
| 3. Legacy-Respin und EOL-Redesign (Redesign bestehender Leiterplatten) | Bestehendes Produkt, blockiert durch obsolette/NRND-Halbleiter, EMV-Testfehler oder Kostensenkungsziele. | Alter Schaltplan, Gerber, BOM mit EOL-Positionen oder Prüfbericht zur Nichtkonformität. | Drop-in- oder funktionale Schaltungsanpassungen, Footprint-Migration, Layout-Update und Regressionstest in DFM/DFA. | Umfang der Schaltplanänderungen und feste mechanische Keep-outs. |
| 4. DFM-, Stapelaufbau- und Bibliotheksaudit vor der Fertigung (Freigabe-Gate) | Die Datenbank des internen Designers ist fertig; das Team möchte die Werksfreigabe, bevor Werkzeuge angestoßen werden. | Nativer CAD-Stand oder ODB++/IPC-2581 + BOM + Bestückungsdaten (XYR). | Abgleich mit dem realen Core-/Prepreg-Stapelaufbau, Abstimmung der Impedanz-Leiterbahnbreiten, IPC-7351-Pad-Prüfung und Lifecycle-Bereinigung der BOM. | Rückmeldung zusammen mit der Fertigungs- und Turnkey-Kalkulation. |
Bei der Auswahl von PCB-Design-Dienstleistern oder Entwicklungsbüros ist die entscheidende Frage, wann die Regeln der physischen Fertigung ins Layout einfließen. Arbeitet ein unabhängiges Designbüro mit generischen Materialtabellen, muss der Fertiger während der CAM-Prüfung oft Leiterbahnbreiten oder Dielektrikumdicken anpassen – und Ihre Simulation der Signalintegrität ist damit ungültig.
Unsere Leiterplatten-Designer fixieren von Anfang an vier Fertigungsgrundlagen: (1) Auswahl von Laminat und Prepreg aus tatsächlicher Lagerware für Standard-FR-4, High-Tg, Rogers-HF-Laminate und Panasonic Megtron; (2) Abstimmung der Aspect Ratios von Laser-Microvias und VIPPO auf unsere HDI-Leiterplattenfertigung; (3) Prüfung der Land Patterns nach IPC-7351B und des Area Ratio der Schablonenöffnungen (≥ 0,66) für die Fine-Pitch-Bestückung von BGA und QFN; und (4) Abgleich von Bauteilbestand und Verpackungssuffix (-TR), bevor der Footprint zugewiesen wird.
Unsere Layout-Services reichen von einfachen zweilagigen Industriesteuerungen bis zu 32-lagigen High-Speed-Backplanes. Konkrete Prozessfenster und Materialklassen bestätigen wir im Angebot.
| Design-Disziplin | Unterstützte Schnittstellen & Boardaufbauten | Wesentliche Layout-, SI/PI- und DFM-Kontrollen |
|---|---|---|
| High-Speed-Digital- und SerDes-Layout | DDR4/DDR5 Fly-by und Clamshell, PCIe Gen 4/5, USB4, 10G/25G/100G Ethernet, MIPI CSI/DSI. | Abgleich der elektrischen Länge und des Intra-Pair-Skew, durchgehende Referenzebenen, Anti-Pad-Optimierung, Stub-Entfernung per Backdrill und Kompensation von Spread-Glass-Gewebe. |
| HDI und Fine-Pitch-Miniaturisierung | BGA/WLCSP mit 0,35 mm bis 0,50 mm Pitch, HDI Typ I/II/III, 1+N+1 bis 4+N+4 Microvias, Via-in-Pad Plated Over (VIPPO). | Kontrolle des Aspect Ratio von Laser-Microvias (≤ 0,75:1), Escape-Routing als Dog-bone oder VIPPO sowie symmetrische Kupferverteilung gegen Reflow-Verzug (≤ 0,75 %). |
| HF-, Mikrowellen- und Hybrid-Stapelaufbauten | Sub-6-GHz-5G, Wi-Fi 6E/7, GNSS, 24/77-GHz-Radar, Hybridstapel aus PTFE/Rogers + FR-4. | Impedanzmodellierung für Microstrip und Grounded Coplanar Waveguide (GCPW), Via-Fence-Schirmung, Kavitätsisolierung und Lötstoppmasken-Keep-outs auf HF-Leitungen. |
| Leistungselektronik und Dickkupfer | BMS, Motorumrichter, EV-Ladegeräte, Solarwechselrichter, 2 oz bis 10 oz Kupfer, thermische Layouts auf Metallkern-Leiterplatten (MCPCB). | Dimensionierung hochstromführender Polygone nach IPC-2152, Kriech- und Luftstrecken für Hochspannung nach IEC 62368-1 / UL 60950-1 sowie thermische Via-Arrays unter Leistungs-MOSFETs. |
| Flex- und Rigid-Flex-Verbindungen | Dynamische und statische flexible Schaltungen, mehrzonige Rigid-Flex-Leiterplatten, ZIF-Anschlussfahnen, Gehäuse für Wearables. | Routing entlang neutraler Biegeachsen, versetzte Leiterbahnen über die Layer, Teardrop-Übergänge an Pads, kreuzschraffierte Referenzschirme und Regeln für Coverlay-/Stiffener-Überlappung. |
Beim Vergleich von Layout-Dienstleistungen oder der Anfrage für kundenspezifisches Leiterplatten-Design skalieren die Engineering-Stunden vor allem mit Pin-Zahl, Constraint-Komplexität und mechanischer Dichte.
| Kosten- & Termintreiber | Standardbasis | Multiplikator bei hoher Komplexität | So optimieren Sie Kosten und Termin |
|---|---|---|---|
| Pin-Zahl und Bauteildichte | < 300 Pins, Gehäuse mit ≥ 0,8 mm Pitch, einseitige oder entspannte Bestückung. | > 1.500 Pins, beidseitige Bestückung, BGAs mit 0,4 mm Pitch, enge Bauhöhenbegrenzungen. | Geprüfte ECAD-Schaltplansymbole und freigegebene IPC-7351-Footprints zum Projektstart bereitstellen. |
| High-Speed- und Impedanzbusse | Taktfrequenzen < 100 MHz, Standard-Netze für GPIO/SPI/I2C/UART. | Mehrkanal-DDR4/DDR5, High-Speed-SerDes-Lanes, strenge Längen- und Phasenabstimmung (±2 bis 5 mil). | Netzklassen-Tabelle (Ziel-Ω, maximale Länge, Skew-Budget) vor dem Einfrieren der Bestückung liefern. |
| Layerzahl und Via-Architektur | 2 bis 6 Layer, ausschließlich durchkontaktierte Standardvias (PTH). | 8 bis 32+ Layer, sequenzielle Laminierung mit Blind-/Buried-Vias, VIPPO oder Hybridlaminate. | Unserem CAM- und Layout-Team erlauben, einen lagerverfügbaren Werksstapel vorzugeben, bevor die Boarddicke fixiert wird. |
| Mechanische und Gehäuserestriktionen | Standard-Rechteckkontur und randmontierte Steckverbinder. | Komplexes 3D-Gehäuseprofil, Faltzonen bei Rigid-Flex, mehrere über Steckverbinder zu paarende Boards. | Sauberes 3D-STEP-Gehäusemodell und DXF mit festen Steckverbinderkoordinaten ab Tag 1 bereitstellen. |
| Reife von Schaltplan und BOM | ERC-sauberer nativer Schaltplan + aktive MPNs mit Second-Source-Alternativen. | Blockschaltbild oder veralteter PDF-Schaltplan, der vollständige Eingabe und Bauteilauswahl erfordert. | Freigabe der Schaltplaneingabe (Meilenstein 1) vom Layout-Routing (Meilenstein 2) trennen. |
Unser PCB-Design-Ingenieur prüft Ihren Schaltplan (oder erstellt ihn aus Ihrem Blockschaltbild), führt die Electrical Rules Checks (ERC) durch und gleicht jede MPN mit dem Bestand autorisierter Distributoren ab.
Gemeinsam mit dem Fertigungs-CAM bauen wir einen symmetrischen Layeraufbau aus vorrätigen Cores und Prepregs und berechnen die exakten Leiterbahnbreiten für 50 Ω, 85 Ω, 90 Ω und 100 Ω.
Wir importieren Ihr STEP-Gehäusemodell, fixieren Steckverbinder und Befestigungsbohrungen und teilen analoge, HF-, High-Speed-Digital- und Schaltregler-Zonen ein, bevor das Routing beginnt.
Unsere Leiterplatten-Designer routen die High-Speed-Trunks, gleichen Differenzpaarlängen ab, optimieren Stitching-Vias im Rückstrompfad und führen die vollständige CAM-DFM- sowie SMT-DFA-Prüfung durch.
Sie erhalten zu 100 % freigeschaltete native ECAD-Dateien sowie vollständige Fertigungsdaten – bereit für die unmittelbare Leiterplattenfertigung und die Turnkey-SMT-Bestückung unter einem Dach.
Jedes Projekt im kundenspezifischen PCB-Design endet mit vollständiger IP-Übertragung. Die Tabelle zeigt, was Sie für das Angebot einreichen und was Sie bei der Freigabe erhalten.
| Phase | Dokument / Dateipaket | Akzeptierte / gelieferte Formate | Zweck im Engineering |
|---|---|---|---|
| Mit der RFQ senden | Schaltplan oder Systemblockschaltbild | Altium, OrCAD/Allegro, KiCad oder durchsuchbares PDF + Netlist | Bestimmt Pin-Zahl, Netzanzahl und ob eine Schaltplaneingabe erforderlich ist. |
| Mit der RFQ senden | Vorläufige Stückliste (BOM) | .xlsx oder .csv mit Hersteller und MPN | Ermöglicht Footprint-Prüfung, Gehäusegrößen und Abgleich mit dem aktuellen Bauteilbestand. |
| Mit der RFQ senden | Mechanische Kontur und Gehäuserestriktionen | 2D-DXF/DWG und 3D-STEP-Modell | Fixiert Boardkontur, Befestigungsbohrungen, Steckverbinderkoordinaten und Höhen-Keep-outs. |
| Mit der RFQ senden | Design-Zielspezifikation | PDF / Markdown / Formularnotizen | Definiert Ziel-Layerzahl, Impedanzbusse, Betriebstemperatur, IPC-Klasse 2/3 und Prototypenstückzahl. |
| Sie erhalten | Freigeschaltete native ECAD-Datenbank und Bibliotheken | Native Altium- (.PcbDoc), Allegro- (.brd) oder KiCad-Dateien | Gibt Ihrem Team 100 % IP-Eigentum für künftige Revisionen – ohne Herstellerbindung. |
| Sie erhalten | Intelligentes CAM- und Fertigungspaket | ODB++, IPC-2581, Gerber X2/RS-274X, Excellon-Bohrdaten | Vorab gegen die Ätz-, Bohr- und Lötstoppmasken-Registerfenster der Fertigung geprüft (einsehbar im Gerber-Viewer). |
| Sie erhalten | Bestückungs- und Beschaffungspaket | Bereinigte BOM (.xlsx), Centroid-Daten (XYR), Bestückungs-PDF, 3D-STEP | Direkt einsatzbereit für die Feeder-Programmierung auf unseren NPI- und Kleinmengen-PCBA-Linien. |
Ob Sie uns für reine Leiterplatten-Layout-Services, Schaltungsentwicklung und Layout oder ein gebündeltes Turnkey-Programm aus PCB-Design und Bestückung beauftragen – die Verantwortlichkeiten werden vor Arbeitsbeginn definiert. Unser Engineering-Team verantwortet Schaltplaneingabe, Bibliothekserstellung, Stapelaufbau-Modellierung, Layout-Routing sowie DFM/DFA-Prüfung gegen die vereinbarte Spezifikation und die Freigabe-Gates des Kunden. Die abschließende funktionale Qualifikation des Gesamtsystems, der Firmware, der EMV und der regulatorischen Anforderungen des Endprodukts bleibt bei Ihrem Produktteam, sofern nicht ausdrücklich bestimmte Testprotokolle im Vertrag enthalten sind. Konkrete Engineering-Termine, Meilenstein-Lieferumfang und geltende Qualitätszertifikate bestätigen wir im Angebot auf Basis Ihres Projektumfangs.
Unsere Leiterplatten-Designer arbeiten nativ in Altium Designer, Cadence Allegro / OrCAD und KiCad. Zum Projektabschluss übergeben wir die freigeschalteten nativen Schaltplan- und Layout-Datenbanken zusammen mit ODB++, IPC-2581, Gerber X2, Excellon-Bohrdaten, 3D-STEP und Bestückungsdaten (XYR).
Ja. Sie behalten 100 % des geistigen Eigentums (IP) und der Dateirechte an jedem Schaltplan, jedem kundenspezifischen Bibliotheks-Footprint und jeder Layout-Datenbank, die im Rahmen unserer PCB-Design-Services entsteht. Alle nativen CAD-Dateien und Fertigungspakete werden freigeschaltet und ohne Herstellerbindung übergeben.
Ein unabhängiges Designbüro oder ein externer Layout-Dienstleister arbeitet häufig mit Lehrbuch-Standardwerten, die beim Gang in die Fertigung Engineering Queries (EQs) auslösen – etwa nicht vorrätige Prepreg-Dicken, unzulässige Aspect Ratios bei Microvias oder Footprints, die nicht zum bestellten MPN-Suffix passen. Weil unser PCB-Design-Team direkt mit den CAM- und SMT-Ingenieuren zusammenarbeitet, wird Ihr Layout vor der Freigabe gegen die tatsächlichen Pressstapel, Schablonenregeln und Bauteilbestände geprüft.
Engineering-Aufwand und Durchlaufzeit richten sich nach Pin-Gesamtzahl, Netzanzahl, Layerzahl, den Restriktionen für Länge und Impedanz im High-Speed-Bereich sowie der Komplexität des Gehäuses. Nach Prüfung von Schaltplan, BOM und Boardkontur nennen wir einen Festpreis oder einen Meilensteinplan.
Ja. Im Rahmen unseres Redesign- und Respin-Scopes identifizieren unsere Leiterplatten-Designer aktive, pin-kompatible oder funktional gleichwertige Ersatztypen für NRND-/EOL-Halbleiter, aktualisieren Schaltplan und Land Patterns, prüfen Signal- und Powerintegrität erneut und erhalten die bestehenden Montagekoordinaten Ihres Gehäuses.
Senden Sie Ihren nativen oder als PDF vorliegenden Schaltplan (oder ein Systemblockschaltbild, falls die Schaltplaneingabe erforderlich ist), eine vorläufige BOM mit MPNs, die mechanische 2D/3D-Boardkontur (DXF oder STEP) und die Zielvorgaben: Layerzahl, Leitungen mit kontrollierter Impedanz, Betriebstemperatur und Prototypenstückzahl.
Senden Sie uns Schaltplan, Blockschaltbild, vorläufige BOM und mechanische Kontur – unser Engineering-Team meldet sich innerhalb eines Werktags mit einem abgegrenzten Designvorschlag, einer Stapelaufbau-Empfehlung und der Lieferzeit.
