Eine Rogers-Leiterplatte scheitert nicht, weil die Simulation falsch war. Sie scheitert, weil Simulationsmodell und gefertigte Struktur voneinander abweichen.

Bei HF- und mmWave-Anwendungen werden die kritischen Entscheidungen getroffen, bevor die Verdrahtung beginnt: Laminatwahl, Dielektrikumsdicke, Kupferprofil, Via-Architektur, Impedanztoleranz und Fertigungsfaehigkeit. Eine 50-Ohm-Uebertragungsleitung im EM-Solver wird erst dann eine 50-Ohm-Uebertragungsleitung auf der Hardware, wenn diese Fertigungsvariablen kontrolliert sind.

Dieser Leitfaden liefert die Ingenieurentscheidungen, die noetig sind, um von der Rogers-Materialwahl zu produktionsreifen Gerber-Dateien zu gelangen – fuer Anwendungen wie 5G-Infrastruktur, Automobilradar, Ka-Band-Satellitensysteme, E-Band-Verbindungen und Phased-Array-Antennenmodule.

Wie waehlt man den richtigen Rogers-Stackup fuer eine HF-Leiterplatte?

Der Stackup definiert die elektromagnetische Umgebung. Vor der Simulation ist festzulegen:

Rogers-Materialsorte und gemessene dielektrische Eigenschaften
Kerndicke und Toleranz
Kupfergewicht und Kupferfolienprofil
Lage der Referenzebenen
Bondply-Dicke bei Hybridkonstruktionen
Anforderungen an die Via-Technologie

Fuer RO3003-Anwendungen lauten die Basis-Materialeigenschaften: Dk 3,00 ± 0,04 bei 10 GHz, Df 0,0010 und TcDk −3 ppm/°C. Die Rogers-RO3003-PCB-Materialspezifikation liefert die Startparameter, doch Hochfrequenzdesigns sollten frequenzabhaengige Daten aus Rogers-Tools oder gemessener Charakterisierung verwenden.

Entscheidungsmatrix fuer den Rogers-Stackup

Designanforderung	Bevorzugter Stackup-Ansatz	Hauptgrund
Geringste HF-Verluste und maximale Phasenstabilitaet	Vollstaendige RO3003-Konstruktion	Eliminiert hybride Dielektrikumsuebergaenge
Kostensensitives HF-Modul	RO3003-HF-Schichten mit FR-4-Innenschichten	Erhaelt die HF-Leistung bei reduzierten Materialkosten
Dichte Phased-Array-Verdrahtung	Mehrlagiger HF-Stack mit kontrollierten Via-Uebergaengen	Unterstuetzt angepasste elektrische Pfade
Einfaches HF-Speisenetzwerk	2- oder 4-lagige RO3003-Struktur	Reduziert die Fertigungskomplexitaet

Hybride RO3003/FR-4-Designs erfordern eine genaue Modellierung der Bondply-Dicke und der dielektrischen Eigenschaften. Der Uebergang zwischen den Materialien wird – besonders oberhalb von 20 GHz – Teil des HF-Designs.

Welche Leiterbahnbreite ergibt 50 Ohm Impedanz auf RO3003?

Die Leiterbahnbreite wird durch Dielektrikumsdicke, Dielektrizitaetskonstante, Kupferdicke und Leiterrauheit bestimmt.

Ungefaehre 50-Ohm-Mikrostreifenbreiten fuer RO3003 mit Dk = 3,00 und 1 oz Kupfer:

Kerndicke	~50-Ohm-Leiterbahnbreite
5 mil (0,127 mm)	~4–5 mil
10 mil (0,254 mm)	~9–11 mil
20 mil (0,508 mm)	~18–22 mil

Die endgueltigen Abmessungen sollten aus einem vollwertigen EM-Modell oder einem Impedanzrechner mit dem tatsaechlichen Stackup stammen. Oberhalb von 30 GHz machen Dispersion und Leitereffekte vereinfachte Formeln weniger zuverlaessig.

Wie stark beeinflusst die Dickentoleranz von Rogers die Impedanz?

Ein nomineller Stackup ist nicht dasselbe wie ein gefertigter Stackup.

Bei einem 10-mil-RO3003-Kern aendert eine ±10%ige Schwankung der Dielektrikumsdicke die elektromagnetische Feldverteilung so stark, dass bei fester Leiterbahnbreite etwa ±3–4 Ohm Impedanzschwankung entsteht.

Variable	HF-Auswirkung
Schwankung der Kerndicke	Aendert die Impedanz direkt
Schwankung der Kupferdicke	Aendert die Leitergeometrie
Kupferrauheit	Aendert die Daempfung
Dk-Schwankung	Aendert die Phasengeschwindigkeit
Aetzschwankung	Aendert die Leiterbahnbreite

Bei Impedanzanforderungen enger als ±10 % sollten Fertigungsdaten in den Design-Loop einbezogen werden. Der Fertiger sollte gemessene Kerndickeninformationen, kontrollierte Impedanzfaehigkeit und TDR-Coupon-Ergebnisse liefern.

Welche Kupferfolie sollte fuer mmWave-Rogers-Platinen spezifiziert werden?

Bei mmWave-Frequenzen fliesst der Strom hauptsaechlich nahe der Leiteroberflaeche. Kupferrauheit verlaengert den effektiven HF-Pfad und erhoeht die Leiterverluste.

Niedrigprofil-ED-Kupfer mit einer RMS-Rauheit um 1,5 μm kann deutlich geringere Leiterverluste liefern als Standard-ED-Kupfer mit etwa 5–7 μm Rauheit.

Die Kupferfolienwahl sollte Teil der Laminatspezifikation sein, keine Fertigungsentscheidung nach dem Layout.

Wie sollten Via-Uebergaenge auf Rogers-Leiterplatten ausgelegt werden?

Ein Via ist ein HF-Bauteil. Bei hohen Frequenzen enthaelt es Induktivitaet, Kapazitaet und moeglicherweise einen resonanten Stummel.

Ein vereinfachtes Via-Modell umfasst:

Strominduktivitaet: etwa 0,5–1,0 nH fuer ein 0,3-mm-Via in einem 10-mil-Kern
Padkapazitaet: etwa 0,05–0,1 pF je nach Geometrie
Stummelresonanz: verursacht durch ungenutzte Via-Laenge unterhalb der angeschlossenen Lage

Auswahlleitfaden fuer Via-Uebergaenge

Via-Struktur	Beste Eignung	Wichtigste Designueberlegung
Durchkontaktierung mit Optimierung	HF-Designs niedrigerer Frequenz	Erfordert Stummelanalyse
Rueckgebohrte Via	Hochfrequente mehrlagige HF	Entfernt ungenutzte Stollaenge
Blindvia	mmWave-Uebergaenge	Erfordert PTFE-Plattierungskontrolle
POFV	Thermische Pads von RFICs	Erfordert Fuell- und Planaritaetskontrolle

Das Rueckbohren entfernt den nicht funktionalen Via-Abschnitt unterhalb der letzten Anschlusslage. Fuer Hochfrequenzdesigns ist eine Rueckbohrtiefengenauigkeit um ±50 μm erforderlich.

Blindvias eliminieren den ungenutzten Stol, indem sie an der Ziellage enden. Bei RO3003-Strukturen ist das Aspektverhaeltnis von Blindvias typischerweise auf etwa 0,8:1 (Durchmesser:Tiefe) begrenzt, um die Plattierungszuverlaessigkeit nach IPC Klasse 3 zu erhalten.

Wie sollten Massevias um HF-Uebergaenge platziert werden?

Der Rueckstrompfad ist Teil der Uebertragungsleitung.

Massevias in der Naehe von Signaluebergaengen reduzieren die Schleifenflaeche und minimieren ueberschuessige Induktivitaet. Bei mmWave-Verdrahtung oberhalb von 20 GHz werden Massevia-Zaeune ueblicherweise mit einem Abstand unter λ/4 bei der Betriebsfrequenz ausgelegt.

Jeder Signal-Via-Uebergang sollte zusammen bewertet werden mit:

benachbarten Massevias,
Anti-Pad-Geometrie,
Kontinuitaet der Referenzebene,
und der Geometrie des Steckverbinder- oder Gehaeuseeingangs.

Wie beeinflussen Rogers-Antennenspeisungen die Systemleistung?

Das Antennenspeisenetzwerk verbraucht direkt Sendeleistung und Empfaengerempfindlichkeit. Jeder unnoetige Dezibelbruchteil reduziert die Systemreserve.

Entscheidungen beim Speisedesign

Fuer Phased-Array-Systeme:

Speisepfadlaenge minimieren.
Elektrische Pfadlaengen zwischen den Antennenelementen angleichen.
Konsistente dielektrische Eigenschaften ueber die Verdrahtungslagen hinweg erhalten.
Teiler, Kruemmungen, Eingaenge und Vias als HF-Strukturen modellieren.

Die Dk-Stabilitaet von RO3003 unterstuetzt die Phasenanpassungsanforderungen von Array-Systemen. Wilkinson-Teiler und Rat-Race-Koppler erfordern eine genaue Impedanzkontrolle, da sich kleine Abmessungsabweichungen zu messbarem Phasen- und Amplitudenungleichgewicht aufsummieren.

Wie wird das Waermemanagement auf RO3003-HF-Platinen gehandhabt?

RO3003 bietet ausgezeichnete HF-Leistung, hat aber mit etwa 0,50 W/m·K eine geringe Waermeleitfaehigkeit. Die Waerme von RFICs muss daher ueber Kupferstrukturen statt ueber das Dielektrikum abgefuehrt werden.

Thermische Designparameter fuer POFV

Parameter	Typischer Wert
Abdeckung des Thermopads	≥50 %
Via-Durchmesser	0,3 mm gebohrt
Fertiger Via-Durchmesser	0,25 mm nach Plattierung
Via-Raster	0,6 mm
Fuellung	Waermeleitendes Epoxid
Oberflaechenplanaritaet	Innerhalb ±10 μm

Fuer ein typisches 3×3-mm-RFIC-Thermopad mit einem 3×3-Via-Array liegt der effektive Waermewiderstand je nach Anbindungsbedingungen bei etwa 15–25 °C/W.

Der Leitfaden zum Waermemanagement bei der RO3003-PCB-Fertigung behandelt den Zusammenhang zwischen POFV-Design, Kupferstrukturen und thermischer Leistung.

Welche HF-PCB-Fehler sollten vor der Fertigung geprueft werden?

Fehlermodus	Ursache	Designkontrolle
Impedanzverschiebung	Falsche Dk- oder Dickenannahme	Gemessene Stackup-Daten verwenden
Schlechte Rueckflussdaempfung	Via-Diskontinuitaet	Via-Uebergaenge simulieren
Resonanz im Betriebsband	Via-Stummel	Rueckbohren oder Blindvias verwenden
Uebermaessige Daempfung	Raues Kupfer oder lange Speisungen	Kupferprofil spezifizieren und Verdrahtung optimieren
Thermischer Ausfall	Unzureichender Kupferpfad	POFV-Arrays fruehzeitig auslegen

Was sollte ein Rogers-PCB-Lieferant vor der Produktion liefern?

Ein qualifizierter HF-PCB-Lieferant sollte unterstuetzen:

Dokumentation der kontrollierten Impedanz
TDR-Coupon-Messung
Stackup-Bestaetigung
Kupferrauheitsdaten
Mikroschnittinspektion
Dokumentation der Via-Zuverlaessigkeit
LDI- und Aetzkompensationsfaehigkeit

Der RO3003-Custom-PCB-Engineering-Leitfaden erklaert, wie Stackup-Entwicklung, Impedanzkontrolle und DFM-Reviews fuer produktive HF-Platinen integriert werden.

Die Qualifikationskriterien fuer RO3003-PCB-Hersteller liefern zusaetzliche Bewertungspunkte fuer die Auswahl eines HF-Fertigungspartners. Fuer vollstaendige Laminatparameter, hybride Stackup-Optionen und RFQ-Checklisten konsultieren Sie unser Rogers-PCB-Hersteller- und HF-Materialien-Hub oder lesen Sie die Rogers-PCB-Fertigungsfreigabeverifikation.

Checkliste fuer die Freigabe des Rogers-PCB-Designs

Vor der Freigabe der Gerber-Dateien:

Bestaetigen, dass die HF-Leiterbahnen fertigungsspezifische Dk- und Dickenwerte verwenden.
Impedanzziele und -toleranzen verifizieren.
Bestaetigen, dass die Via-Modelle der Produktionsgeometrie entsprechen.
Anforderungen an Rueckbohrung oder Blindvias definieren.
POFV-Spezifikationen dort ergaenzen, wo erforderlich.
Massevia-Abstaende verifizieren.
TDR-Coupons einbeziehen.
HF-Oberflaechenanforderungen wie ImAg spezifizieren.
Strukturen mit kontrollierter Impedanz mit dem Fertiger durchgehen.

Eine Rogers-Leiterplatte, die der Simulationsleistung entspricht, entsteht durch Abgleich von EM-Modellen, Layout-Geometrie und Fertigungsfaehigkeit. Die leistungsstaerksten HF-Designs werden nicht einfach simuliert – sie werden von der ersten Stackup-Entscheidung an fuer die Fertigung konstruiert.

Referenzen

Rogers Corporation RO3000® Series Circuit Materials Datenblatt und MWI-2000-Impedanzrechner.
IPC-2141A Design Guide for High-Speed Controlled Impedance Circuit Boards.
IPC-6012 Klasse-3-Fertigungsanforderungen.
Via-Uebergangsmodellierungsmethodik aus dem APTPCB-High-Frequency-PTFE-Fertigungskontrollplan (2026).