Beim Via-Stitching werden ausgewählte Kupferflächen auf unterschiedlichen PCB-Lagen durch metallisierte Vias verbunden, häufig auf demselben Masse-Netz. Diese Verbindungen können Masseflächen zusammenführen, bei einem Lagenwechsel eines Signals einen nahe gelegenen Rückstrompfad bereitstellen oder Teil eines Via-Zauns um eine HF-Struktur sein. Die richtige Platzierung hängt davon ab, welche Aufgabe die Vias erfüllen sollen.

Beginnen Sie mit dem Signalpfad und seinen Referenzlagen, nicht mit einem festen Raster, das über die ganze Platine kopiert wird. Bestimmen Sie die zu verbindenden Lagen und Netze, prüfen Sie den möglichen Strompfad und bestätigen Sie anschließend die Via-Geometrie mit dem Leiterplattenhersteller. Ein dichtes Muster kann eine fehlende Referenzlage nicht ersetzen, kein EMV-Ergebnis belegen und keine nicht zusammengehörigen Spannungsdomänen sicher verbinden.

Eine Einführung zum Aufbau metallisierter Bohrungen finden Sie unter Was ist ein PCB-Via?. Zur übergeordneten Entscheidung über die Lagenfolge siehe PCB-Stackup-Design. Hier geht es darum, wie eine Stitching-Verbindung eingesetzt wird und was in ihrem Umfeld geprüft werden muss.

Nicht maßstabsgetreues Konzeptdiagramm mit einem nahe gelegenen und einem entfernten gleichnetzigen Masse-Rückstromanschluss beim Signal-Lagenwechsel sowie einem unzulässigen Kurzschluss zwischen Masse und Versorgung darunter

Das nicht maßstabsgetreue, aufgeklappte Diagramm der Netz- und Lagenpfade vergleicht denselben Signal-Lagenwechsel mit einer nahe gelegenen GND-Verbindung und einer entfernten GND-Verbindung. Durchgezogene blaue Pfeile zeigen die Signalrichtung; gestrichelte grüne Pfeile stellen einen konzeptionellen Rückstrompfad über die beiden gleichnetzigen Referenzlagen und ihr verbindendes Via dar. Die Pfade in den Flächen verlaufen um die Antipads des Signal-Vias herum; zur besseren Verständlichkeit sind sie in der Zeichnung aufgeklappt dargestellt. Die untere Ansicht zeigt das Gegenbeispiel mit unterschiedlichen Netzen: Ein leitfähiges Via zwischen GND und einer Versorgungslage würde die Versorgung kurzschließen. Diese konzeptionellen Stromkreispfade sind weder eine Lösung für die Stromdichte noch eine Fertigungsgeometrie, eine vorgeschriebene Via-Anzahl oder ein Nachweis elektrischer Leistung.

Nahaufnahme einer unbestückten blauen Leiterplatte mit kleinen Bohrungen, Leiterbahnen und goldfarbenen Pads

Echte Aufnahme einer unbestückten Leiterplatte mit sichtbaren Bohrungen, Leiterbahnen und Pads. Aus dieser Ansicht lassen sich weder die Lagenverbindungen noch die elektrischen Funktionen der Bohrungen bestimmen. Foto: Vishnu Mohanan / Unsplash.

Was ist ein Stitching-Via?

Ein Stitching-Via wird durch seinen Zweck im Layout definiert, nicht durch eine bestimmte Bohrungsform. Es verbindet Kupfermerkmale über Lagen hinweg, damit diese eine gezielte elektrische Beziehung haben. Ein häufiges Beispiel ist ein metallisiertes Durchgangs-Via, das obere und untere Masseflächen mit einer internen Massefläche verbindet. Blind- oder Buried-Vias können ebenfalls eingesetzt werden, sofern sie unterstützt werden und geeignet sind; ihr Lagenspann, die Fertigungsabfolge und die Kosten müssen jedoch für die konkrete Platine geprüft werden.

Ein Signal-Via führt ein Signal von einer Lage zu einer anderen. Ein Stitching-Via verbindet in diesem Zusammenhang das maßgebliche Referenzkupfer. Beide können nahe am selben Übergang liegen, sind aber nicht austauschbar: Würde man das Signalnetz mit Masse verbinden, änderte sich die Schaltung. Ein Thermal-Via wird für einen Wärmeleitpfad ausgewählt, während ein Power-Via Strom zwischen Versorgungsmerkmalen führt. Ein Via kann mehrere Funktionen erfüllen, doch jede Funktion erfordert weiterhin eine eigene elektrische, thermische und fertigungstechnische Prüfung.

Kupferflächen auf zwei Lagen sind nicht automatisch verbunden, nur weil beide im CAD-Viewer grün aussehen oder dieselbe Netzbezeichnung tragen. Prüfen Sie nach dem erneuten Füllen der Kupferzonen den tatsächlichen metallisierten Lagenspann und die Kupferverbindungen. Umgekehrt sollten zwei benachbarte Kupferflächen nicht allein deshalb verbunden werden, weil beide Namen „Masse“ enthalten. Ihre vorgesehene elektrische Beziehung, Isolationsanforderungen und Strompfade sind Designentscheidungen.

Warum verdient ein Signal-Lagenwechsel besondere Aufmerksamkeit?

Ein Signal und sein Rückstrom bilden einen Stromkreis. Bei hohen Frequenzen wird die Verteilung des Rückstroms stark durch die nahe gelegene Referenzstruktur und die Geometrie entlang des Signalwegs beeinflusst. Wechselt ein Signal die Lage, kann sich auch seine nächste Referenz ändern. Liegen die beiden Referenzstrukturen auf demselben Netz, aber auf unterschiedlichen Lagen, kann eine nahe Verbindung zwischen ihnen dem Rückstrom einen lokalen Pfad bieten, statt ihn auf eine weiter entfernte Verbindung angewiesen sein zu lassen.

Das bedeutet nicht, dass jedes Signal-Via dieselbe Anzahl an Masse-Vias benötigt. Bestimmen Sie zunächst die tatsächlichen Referenzflächen am Ein- und Ausgang, die Flankensteilheit beziehungsweise den Frequenzgehalt des Signals, die lokale Geometrie und die Leistungsziele des Systems. Bleibt für beide Leiterbahnabschnitte eine geeignete gemeinsame Referenzfläche erhalten, stellt sich die Frage des Rückstrompfads anders als bei einem Übergang zwischen zwei getrennten Flächen. Via, Antipads, Referenzgeometrie und nahe Verbindungen können dennoch den gesamten Übergang beeinflussen und eine Analyse erfordern.

Die AM65x/DRA80xM DDR Board Design and Layout Guidelines von Texas Instruments enthalten ein konkretes, bausteinspezifisches Beispiel: Wenn möglich, soll dieselbe Referenzlage beibehalten werden; außerdem werden nahe Stitching-Verbindungen behandelt, wenn die Referenz zwischen Flächen auf demselben Netz wechselt. Diese Vorgaben gelten für die genannten DDR-Designs. Die passende Anordnung für eine andere Schnittstelle muss anhand dieser Schnittstelle und des Stackups bewertet werden.

Was gilt, wenn die Referenz von Masse zu Versorgung wechselt?

Setzen Sie kein leitfähiges Via zwischen Masse und einer Versorgungslage, um eine Masse-zu-Masse-Stitching-Verbindung nachzuahmen. Dadurch entstünde ein unbeabsichtigter DC-Kurzschluss. Ein Wechsel zwischen unterschiedlichen Referenznetzen erfordert eine schaltungsspezifische Strategie für den Rückstrompfad. Im DDR-Beispiel von TI stellen nahe Bypass-Kondensatoren eine alternative Verbindung zwischen Masse und den angegebenen Versorgungsreferenzen bereit. Das ausgewählte Bauteil, seine Montage, die umgebende Flächengeometrie und seine Impedanz im relevanten Frequenzbereich sind dabei entscheidend.

Dies ist keine Erlaubnis, eine Isolationsbarriere zu überbrücken oder getrennte Massen willkürlich mit einem Kondensator zu verbinden. Sicherheits-, Kriechstrecken-, Ableitstrom-, Rausch- und Systemarchitektur-Anforderungen können jede Verbindung einschränken. Die verantwortliche Stelle für die Schaltung und die geltenden Sicherheitsanforderungen bestimmen, was zulässig ist; eine Layout-Regel oder ein automatischer Stitching-Befehl kann diese Entscheidung nicht treffen.

Vier Situationen, die unterschiedliche Prüfungen erfordern

Layout-Situation	Erste Frage	Mögliche Maßnahme	Was außerdem geprüft werden muss
Eine Leiterbahn wechselt die Lage, behält aber eine geeignete gemeinsame Referenz.	Bleibt die Referenz um den Übergang herum durchgängig?	Signal-Via, Antipads und umgebende Referenzgeometrie prüfen.	Übergangsunterbrechung, tatsächliche Feldverteilung und Schnittstellengrenzwerte.
Eine Leiterbahn wechselt zwischen zwei Referenzflächen auf demselben Masse-Netz.	Gehören beide Flächen tatsächlich zum vorgesehenen Netz und sind sie über die relevanten Lagen verbunden?	Eine nahe Masse-Stitching-Verbindung in Betracht ziehen, wenn sie den Rückstrompfad unterstützt.	Lagenspann, Abstände, Platzierung, weitere Pfade und das tatsächliche Leistungsziel.
Eine Leiterbahn wechselt zwischen einer Masse- und einer Versorgungsreferenz.	Welche Verbindung zwischen den unterschiedlichen Referenzen ist laut Schaltung zulässig?	Die für diese Schaltung freigegebene Bypass- oder Referenzübergangsstrategie erwägen.	DC-Isolation, frequenzabhängige Impedanz, Bauteilmontage und Systemvalidierung.
Neben einer HF-Leiterbahn liegt geerdetes Kupfer.	Ist die Geometrie eine ausgelegte Übertragungsleitungsstruktur, und wo fließt ihr Rückstrom?	Masseverbindungen oder einen Via-Zaun als Teil des vollständigen HF-Layouts bewerten.	Impedanz, Feldverhalten, Kopplung, Verluste und relevante HF-Messungen.

Diese Tabelle dient als Prüfhilfe und ist keine Aufforderung, eine bestimmte Anzahl Bohrungen hinzuzufügen. Ein gemeinsamer Netzname belegt allein nicht, dass jede Kupferfläche nach der Erzeugung der Fertigungsdaten wie vorgesehen verbunden ist. Prüfen Sie die tatsächlichen Flächenformen, Abstände und Via-Spans.

Was ist ein Via-Zaun?

Ein Via-Zaun ist eine Reihe oder ein Muster von Vias, das zusammen mit Kupferflächen die elektromagnetische Begrenzung eines Layouts beeinflussen soll. Ein geerdeter koplanarer Wellenleiter hat beispielsweise einen Signalleiter mit benachbartem Massekupfer und einer Referenzfläche; ein Via-Zaun kann dieses benachbarte Massekupfer als Teil der Struktur mit der Referenz verbinden. Analog Devices zeigt Masse-Via-Zäune neben einem koplanaren Wellenleiter in den PCBs Layout Guidelines for RF & Mixed-Signal. Auch der IW416 Design Guide von NXP zeigt Stitching von Masseflächen für sein spezifisches HF-Design.

Ein Zaun ist keine massive Metallwand. Felder können durch Öffnungen und um die Struktur herum reichen. Das Ergebnis hängt von Leiterbahn, Stackup, nahe gelegenem Metall, Via-Abmessungen, Abständen, Abschlüssen und Frequenzbereich ab. Ein Zaun am Platinenrand entspricht nicht automatisch einem korrekt angeschlossenen Abschirmgehäuse. Verwenden Sie ein Layout-, Simulations- oder Messverfahren, das zur konkreten Isolations- und Emissionsfrage passt.

Es gibt Abstandsregeln, die als Bruchteil einer Wellenlänge oder als fester Abstand angegeben sind. Betrachten Sie solche Werte als Ausgangsannahmen für eine bestimmte Geometrie, nicht als universelle Grenzwerte für die Freigabe. Der Abstand, den ein HF-Bauteilhersteller für eine Abschirmung oder ein Evaluierungsboard empfiehlt, ist kein sicherer Abstand für ein anderes Produkt. Berücksichtigen Sie außerdem praktische Lücken: Steckverbinder, mechanische Ausschnitte, Befestigungsbohrungen und Änderungen des Referenzkupfers können eine ansonsten regelmäßige Reihe unterbrechen.

Eine Wellenlängenschätzung ist keine Spezifikation für den Via-Zaun

Für eine einfache Mikrostreifen-Näherung lässt sich die geführte Wellenlänge abschätzen mit λg ≈ c / (f × √εeff), wobei c die Lichtgeschwindigkeit, f die Frequenz und εeff die effektive Permittivität der jeweiligen Ausbreitungsstruktur bezeichnet. NXP erläutert in High frequency design considerations, AN12298, warum der effektive Wert eines Mikrostreifens sowohl vom Substrat als auch von der umgebenden Luft abhängt. Er entspricht nicht zwangsläufig der auf einem Laminatdatenblatt angegebenen Volumen-Dielektrizitätskonstante.

Nur zur Veranschaulichung: Nehmen wir f = 2.5 GHz, eine angenommene effektive Permittivität von εeff = 3.0 und c ≈ 300 mm/ns an. Die Freiraumwellenlänge beträgt etwa 120 mm, die geschätzte geführte Wellenlänge dagegen 120 / √3 ≈ 69 mm. Dies sind hypothetische Eingaben und keine Messwerte einer Platine. Sie zeigen, warum die alleinige Verwendung der Freiraumwellenlänge irreführen kann; aus diesem Beispiel folgen weder ein Designabstand noch ein Abschirmungsgrad oder ein Konformitätsnachweis.

Legen Sie den möglichen Abstand in drei Schritten fest:

Legen Sie den Bewertungsfrequenzbereich fest. Verwenden Sie die tatsächlichen Flankensteilheiten und Betriebsbänder der Schnittstelle; die Taktgrundfrequenz allein kann relevante schnelle Flankenanteile auslassen.
Bestimmen Sie die Struktur. Identifizieren Sie Stackup, Kupfergrenzen und den relevanten Ausbreitungsmodus. Eine Flächenkavität oder ein Gehäuse kann sich vom Mikrostreifenmodus der Leiterbahn unterscheiden. Bevorzugen Sie die passende Referenzlayout-Geometrie des Bauteils innerhalb ihrer angegebenen Bedingungen.
Validieren Sie den vollständigen Entwurfskandidaten. Prüfen Sie Abstand, Entfernung zur Leiterbahn oder Platinenkante und Öffnungen gemeinsam mit einem geeigneten elektromagnetischen Modell oder einer Messung anhand der Projektziele. Prüfen Sie im selben Schritt Fertigungsabstände und Bohrungsgrenzen.

Vor und nach einem automatisierten Via-Muster

Bestimmen Sie das vorgesehene Netz, den Lagenspann und die zu verbindenden Kupferflächen. Bestätigen Sie, welche Spannungsdomänen und Isolationsgrenzen getrennt bleiben müssen.
Wählen Sie eine fertigungsgerechte Via-Vorlage sowie den Bereich oder die Reihe, in der das Muster liegen darf. Halten Sie den Zweck fest: lokaler Rückstrom, Flächenverbindung oder HF-Begrenzung.
Füllen Sie nach der Platzierung die Kupferzonen erneut und prüfen Sie jede betroffene Lage. Kontrollieren Sie die tatsächlichen Pad-/Flächenkontakte und untersuchen Sie Antipads auf nicht verbundenen Lagen auf Schlitze, verengtes Referenzkupfer oder beeinträchtigte Isolationsabstände.
Führen Sie die relevanten Konnektivitäts-, Abstands- und Bohrungsprüfungen aus und kontrollieren Sie anschließend die geplotteten Kupfer- und Bohrungsdaten. Entfernen oder untersuchen Sie nicht verbundene Vias; ein sichtbares Raster beweist keine nützliche Verbindung.
Bewahren Sie das freigegebene Muster und seine Einstellungen zusammen mit der Designrevision auf. Ändert eine automatische Neuerzeugung die Geometrie, wiederholen Sie die davon abhängigen Prüfungen.

Befehle und Regelhierarchie unterscheiden sich je nach CAD-Produkt und Version. Die obigen Schritte beschreiben, was zu prüfen ist; sie setzen nicht voraus, dass ein bestimmtes Werkzeug automatisch das richtige Netz, die richtigen Lagen oder den passenden Rückstrompfad auswählt.

Verbessert mehr Stitching die Platine immer?

Nein. Zusätzliche Vias können nützliche Kupferflächen verbinden, doch jede Bohrung beansprucht auch Routingfläche und verändert die Abstände im benachbarten Kupfer. Ein unbeabsichtigter Abstand um ein Via kann eine Referenzfläche verengen oder eine Struktur mit kontrollierter Impedanz verändern. Eng gesetzte Bohrungen, kleine Restringe, der Abstand zur Platinenkante und das gewählte Bohrverfahren beeinflussen die Herstellbarkeit. Das Designteam sollte das vollständige Muster nach Anwendung der CAD-Abstände und Fertigungsregeln bewerten.

Ein regelmäßiges Masse-Raster kann helfen, große Flächen zu verbinden, ersetzt aber nicht die lokale Prüfung eines kritischen Lagenwechsels. Ebenso erzeugen Vias entlang einer Flächentrennung nicht automatisch einen durchgängigen Rückstrom direkt unter einer Leiterbahn, die den Spalt kreuzt. Erhalten Sie nach Möglichkeit eine durchgängige Referenz oder ändern Sie Routing beziehungsweise Stackup. Lässt sich eine Unterbrechung nicht vermeiden, bewerten Sie den zulässigen Rückstrompfad und seine Auswirkungen auf das System ausdrücklich.

Verwenden Sie ein Stitching-Muster nicht als Ersatz für Bauteilentkopplung, Schutzerdung, thermische Analyse, Abschirmungsdesign oder abschließende EMV-Prüfungen. Diese Aufgaben können mit Masseverbindungen zusammenhängen, haben jedoch eigene Anforderungen und müssen im jeweiligen Kontext bewertet werden.

Eine hypothetische Prüfung eines vierlagigen Boards

Angenommen, ein Entwickler routet ein schnelles Digitalsignal auf der obersten Lage; als Referenz dient eine interne Massefläche. Das Signal wechselt anschließend auf die unterste Lage, wo eine andere interne Massefläche als vorgesehene Referenz dient. Beide Flächen gehören zum selben freigegebenen Masse-Netz. Das Team ist wegen des Übergangs besorgt, doch im ersten Layout gibt es nahe am Signal-Via keine lokale Verbindung zwischen den beiden Flächen.

Das Team kann die Entscheidung der Reihe nach prüfen:

Bestätigen Sie den tatsächlichen Stackup: Bestimmen Sie beide Referenzlagen und prüfen Sie, ob sich auf jeder Seite des Übergangs geeignetes Referenzkupfer in der Nähe des Signalpfads befindet.
Prüfen Sie, ob die beiden Referenzflächen tatsächlich auf demselben Netz verbunden werden sollen. Klären Sie, ob Isolation, Aufteilung oder Anforderungen an den kontrollierten Rückstrom diese Entscheidung beeinflussen.
Bewerten Sie ein nahe gelegenes Masse-Stitching-Via mit einem Lagenspann, der beide Flächen verbindet. Prüfen Sie Signal- und Masseabstände, Antipads sowie den Platz für eine zuverlässige Fertigung.
Prüfen Sie die resultierenden Kupfer- und Bohrungsdaten, nachdem Designregeln und Flächenfüllungen neu angewendet wurden. Ein nominell korrektes Symbol reicht nicht, wenn ein unerwarteter Abstand das vorgesehene Kupfer isoliert. Fehlt die Verbindung, prüfen Sie das zugewiesene Netz und den Lagenspann, die Pad-Entfernung, Flächenabstände und Zoneneinstellungen. Korrigieren Sie das freigegebene Design, füllen Sie die Zonen erneut und wiederholen Sie Konnektivitäts- und Fertigungsdatenprüfungen.
Bewerten Sie den Übergang anhand des Signalintegritäts- und EMV-Plans der Schnittstelle. Je nach Produkt kann dies eine Prüfung, Simulation, Messung oder eine Kombination davon erfordern; eine Layout-Illustration ist kein Testergebnis.

Wird eine Referenzfläche stattdessen auf ein Versorgungsnetz geändert, ersetzen Sie Schritt drei durch die oben beschriebene, von der Schaltung freigegebene Strategie für den Referenzübergang. Dieses Beispiel ist hypothetisch; es beschreibt weder ein Kundendesign noch garantiert es Konformität.

Wie wirken sich Fertigungs- und Bestückungsentscheidungen auf Stitching-Vias aus?

Stellen Sie dem Leiterplattenhersteller Stackup- und Bohrungsdaten bereit, damit das Via die vorgesehenen Lagen tatsächlich verbinden kann. Geben Sie metallisierte und nicht metallisierte Merkmale genau an, nennen Sie bei Verwendung Durchgangs-, Blind- oder Buried-Spans und prüfen Sie die Fertigmaße der Bohrungen sowie Toleranzen nach den Fertigungsregeln des Projekts. Dichtes Stitching kann die Bohrungsanzahl erhöhen und die Panel-Ausnutzung oder Kosten beeinflussen; die Auswirkung hängt jedoch von Reihenfolge und Fertigungsprozess ab. Fragen Sie nach einer projektspezifischen Einschätzung, statt einen festen Aufpreis anzunehmen.

Prüfen Sie den Kupfer-zu-Bohrung-Abstand, den Restring, Abstände in benachbarten Flächen und den Abstand zur fertigen Platinenkante. Bitten Sie den Hersteller, Bohrungsregistrierung und Fertigmaßtoleranzen anhand der Ringe und Abstände auf den betroffenen Lagen zu bewerten; zulässige Werte hängen von Aufbau und Prozess ab. Ein Masse-Via, das eine Versorgungslage durchquert, benötigt zu dieser Lage den vorgeschriebenen Abstand. Soll ein Via eine bestimmte Massefläche verbinden, bestätigen Sie ebenso, dass Pad- und Flächenverbindung nicht durch eine Abstands- oder Fertigungseinstellung entfernt werden. Elektrischer Netzlistenstand und geplottetes Kupfer müssen übereinstimmen.

Auch die Oberflächenbehandlung ist relevant. Ein offenes, abgedecktes, verschlossenes sowie ein gefülltes und verkapptes Via sind unterschiedliche Fertigungsoptionen. Liegt ein Stitching-Via nahe an lötbaren Pads, sollte die Bestückungsprüfung Lötstoppmaskenöffnungen und den vorgesehenen Prozess berücksichtigen. Gehen Sie nicht davon aus, dass ein maskenbedecktes Via gefüllt oder versiegelt ist oder dass jedes Via nahe einem Bauteil gleich behandelt werden muss. Befindet sich ein Via in einem Bauteilpad, können zusätzliche Entscheidungen zum Füllen und Planarisieren erforderlich sein. Siehe dazu das separate Thema Via-in-Pad-Fertigung.

Eine vorgeschlagene Stitching-Änderung vergleichen

Wenn die Leistung wichtig ist, vergleichen Sie ursprüngliches und vorgeschlagenes Layout mit einem vom Designteam vereinbarten Plan. Beispielsweise könnten zwei repräsentative Teststrukturen denselben Stackup, Signalweg, Steckverbinderanschluss und Messaufbau verwenden; als dokumentierte Änderung dient dann die vorgesehene lokale Stitching-Anordnung. Prüfen Sie die gefertigte Geometrie und ermitteln Sie die Platinenrevisionen, bevor Sie Schlussfolgerungen ziehen.

Wählen Sie eine zur Fragestellung passende Messung: Eine kalibrierte TDR- oder Netzwerkanalysator-Messung kann einen bestimmten Übergang oder Kanal vergleichen; für abgestrahlte Störaussendungen sind ein geeignetes System und ein passender Prüfaufbau erforderlich. Halten Sie Vorrichtungen, Referenzebenen, Kalibrierung, Frequenzbereich und Akzeptanzgrenzen konsistent, wenn ein direkter Vergleich beabsichtigt ist. Berücksichtigen Sie Fertigungsstreuungen im Plan, wenn die Entscheidung von der Wiederholbarkeit abhängt. Dieser hypothetische Vergleich impliziert kein Ergebnis; das Bestehen einer Coupon-Messung allein weist keine EMV-Konformität des Produkts nach.

Was sollte zur Prüfung eingereicht werden?

Fügen Sie das aktuelle Fertigungspaket, die Netzliste, den Stackup, Bohrungs- und Lagenspann-Informationen, Anforderungen an kontrollierte Impedanz sowie eine Zeichnung mit den relevanten Leitungswegen, Referenzflächen und etwaigen vorgesehenen Zäunen oder Stitching-Mustern bei. Geben Sie an, welche Kupferflächen verbunden werden dürfen, welche Domänen getrennt bleiben müssen und ob das Designteam eine Fertigungsprüfung, eine Impedanzberechnung oder eine umfassendere Signalintegritätsprüfung anfordert. Dies sind unterschiedliche Leistungsumfänge.

Für eine projektspezifische Besprechung können Sie ein Angebot anfordern oder das Team kontaktieren. Stimmen Sie die Fertigungsoptionen und Liefergegenstände für den tatsächlichen Aufbau ab. Der Hersteller kann Herstellbarkeit und bereitgestellte Informationen prüfen; für die Schaltung, Isolationsentscheidungen und Systemqualifikation bleibt die Designverantwortung beim Produktverantwortlichen.

Häufige Fragen

Sind Stitching-Vias auf einer zweilagigen PCB erforderlich?

Sie können nützlich sein, wenn ausgewählte Kupferflächen auf beiden Seiten gezielt elektrisch verbunden werden müssen. Ob ein bestimmtes Layout sie benötigt und an welchen Stellen, hängt von Signalpfaden, Kupfergeometrie, Bestückungsbedingungen und Leistungsanforderungen ab. Auch eine zweilagige Platine mit zusätzlichen Vias benötigt brauchbare Rückstrompfade und eine ausreichende Kontinuität der Flächen.

Kann ein Stitching-Via hohen Strom führen?

Ein metallisiertes Via kann Strom leiten, doch die Strombelastbarkeit einer konkreten Struktur hängt von ihrer Geometrie, Metallisierung, Temperaturerhöhung, Stromverteilung und dem umgebenden Kupfer ab. Eine nominelle Bohrungsgröße oder eine allgemeine Anzahl von Stitching-Vias reicht nicht aus, um eine sichere Strombelastbarkeit festzulegen. Analysieren Sie die tatsächliche Verbindung und die geltenden Betriebsbedingungen.

Garantiert ein Via-Zaun geringere EMI?

Nein. Ein sachgerecht ausgelegter und angeschlossener Zaun kann Teil einer HF- oder EMV-Strategie sein, seine Wirkung hängt jedoch von der vollständigen Struktur und dem Frequenzbereich ab. Bewerten Sie die Platine zusammen mit ihren Bauteilen, Steckverbindern, Kabeln, dem Gehäuse und den Prüfbedingungen.

Quellen

Texas Instruments, AM65x/DRA80xM DDR Board Design and Layout Guidelines, SPRACI2A, überarbeitet März 2019: Referenzlagenübergänge für die genannten DDR-Schnittstellen.
Analog Devices, PCBs Layout Guidelines for RF & Mixed-Signal, 2011: Beispiele für geerdete koplanare Wellenleiter und Via-Zäune.
NXP Semiconductors, IW416 Design Guide, AN13125, Revision 1, 26. Mai 2021: produktspezifische Beispiele für HF-Masseflächen und Stitching.
NXP Semiconductors, High frequency design considerations, AN12298, Dezember 2018: effektive Permittivität von Mikrostreifen und Kontext zur geführten Wellenlänge.